「Cache」を含む例文一覧(5776)

＜前へ 1 2 .... 61 62 63 64 65 66 67 68 69 .... 115 116 次へ＞
  • When jumped to a main body of a bootstrap, initialization for a CPU configuration and a timer and the initialization for a data cache, and the like, are performed.
    ブートストラップ本体にジャンプされると、ＣＰＵコンフィグやタイマーの初期化、データキャッシュの初期化などが行われる。 - 特許庁
  • In another configuration, an inquiry scan cache is also updated when a remote device tries to connect to a local device.
    別の形態では、問い合わせスキャンキャッシュは、リモートデバイスがローカルデバイスに接続しようと試みた際にも更新される。 - 特許庁
  • A data buffer 4 is stored with data read out of the disk drive D in priority order given to a cache control part 23.
    データバッファ4にはディスクドライブDから読み出されたデータがキャッシュ制御部23に付された優先順位で記憶されている。 - 特許庁
  • To provide a recording device appropriately switching between a hard disk drive for storage and a hard disk drive for a cache, and using it.
    保存用のハードディスクドライブとキャッシュ用のハードディスクドライブとを適宜切り替えて使用する記録装置を提供すること。 - 特許庁
  • Only when it exceeds the predetermined value, the block is written into an SSD 8 used as a secondary cache.
    そして、規定回数を超えている場合に限り、上記ブロックを２次キャッシュとして利用しているＳＳＤ８に書き込む。 - 特許庁
  • Also, the information stored as a cache is deleted when browsing is ended or when the mobile terminal enters a service area.
    また、キャッシュとして保存された情報は、閲覧が終了し又は携帯端末が通信圏内になると削除される。 - 特許庁
  • The projector reads lines of an image before correction in the unit of blocks from a DRAM in an oblique direction and stores the result to a cache memory.
    プロジェクタは、補正前の画像のラインをＤＲＡＭから斜め方向にブロック単位で読み込み、キャッシュメモリに格納する。 - 特許庁
  • To provide a method for providing information to dispersed users based on an integrative cache on a communication network.
    通信網上で統合型キャッシュを基盤として分散されたユーザーに情報を提供するための方法を提供する。 - 特許庁
  • A main memory address used for the program as a data display designation address in the data analysis of the cache memory 300 is input.
    キャッシュメモリ３００のデータ解析でデータ表示指定アドレスとしてプログラムで用いられるメインメモリアドレスを入力する。 - 特許庁
  • The code B0 read in the buffer part 120 is executed, whereby a code B1 is retained in a cache memory 210.
    そして、バッファ部１２０に読み込まれたコードＢ０を実行することにより、コードＢ１をキャッシュ・メモリ２１０に保持する。 - 特許庁
  • This semiconductor device uses the method changing the access priority of the bus arbitration on the basis of a cache hit rate to perform the bus arbitration.
    キャッシュヒット率に基づいてバス調停のアクセス優先順位を変更し、バス調停を行う方法を用いる。 - 特許庁
  • A frame that has been most accessed of late in a cache memory is possible to be accessed again by a task in the near future.
    キャッシュメモリ内の最近最もアクセスされたフレームは、近い将来タスクによって再びアクセスされる可能性がある。 - 特許庁
  • To provide a distributed disk cache system which specifies an area where accesses to a disk are concentrated and caches the area.
    ディスクへのアクセスが集中する領域を特定して、その領域をキャッシュする分散ディスクキャッシュシステムを提供する。 - 特許庁
  • To cache each component page when component pages are assembled into a complete page to be provided to a client.
    部品ページを一つの完成ページにまとめてからクライアントに提供する場合に、部品ページ毎にキャッシュ可能とする。 - 特許庁
  • Also, a nonvolatile memory controller 14 writes the compressed cache data created by the CPU11 into a nonvolatile memory 15.
    また、不揮発性メモリコントローラ１４は、ＣＰＵ１１で生成した圧縮キャッシュデータを不揮発性メモリ１５に書き込む。 - 特許庁
  • The storage device which receives the instruction comprises a data retrieving means which retrieves the data onto the cache according to the instruction.
    また、当該命令を受け付けたストレージ装置は、当該命令に従ってデータをキャッシュ上に読み出す手段を有する。 - 特許庁
  • The data storage device includes a data storage medium, a write element, a non-volatile cache memory circuit, and a controller circuit.
    データ記憶装置はデータ記憶媒体、書き込み素子、不揮発性キャッシュメモリ回路、およびコントローラ回路を含んでいる。 - 特許庁
  • When there is the tag, a data address of the tag on the cache memory is transferred to a CPU and its circumference in a step 103.
    タグがあった場合、ステップ１０３にてこのタグのキャッシュメモリ上のデータアドレスをＣＰＵとその周辺へ渡す。 - 特許庁
  • When the virtual memory module operated as server type is used, a cache of access is accumulated in an existing IC module.
    サーバ型として運用される仮想メモリ・モジュールを利用する際に、既存のＩＣモジュールにアクセスのキャッシュを蓄積しておく。 - 特許庁
  • Thus, cache hit ratio in a dither method and an error diffusion method is raised to raise the whole processing efficiency.
    これにより、ディザ法および誤差拡散法におけるキャッシュヒット率を向上させ、全体の処理効率を向上させる。 - 特許庁
  • This system comprises a cache memory 8, a processor 30, a hit determination circuit 5, an interval timer 3, and a control register 4.
    キャッシュメモリー８と、プロセッサー３０と、ヒット判定回路５と、インターバルタイマー３と、制御レジスター４とから構成される。 - 特許庁
  • The computer 106 generates a statistical result 110 based on the result of the transaction in the modeled cache.
    モデリングされたキャッシュにおけるトランザクションの結果に基づき、コンピュータ１０６は統計学的結果１１０を生成する。 - 特許庁
  • In this case, the data distributed from the contents server are double stored in the stream data storage parts of at least two cache servers.
    ここで、コンテンツサーバから配信されるデータは、２つ以上のキャッシュサーバのストリームデータ記憶部に重複して記憶される。 - 特許庁
  • This prevents ARP cache thrashing if there is more than one potential mapping (generally due to network misconfiguration).
    可能性のあるマッピングが一つ以上ある (たいていはネットワーク設定のミス)場合に、 ARP キャッシュのスラッシングが起きることを防ぐ。 - JM
  • (A cold reboot may be required to reset certain hardware, but might destroy not yet written data in a disk cache.
    (ある種のハードウェアをリセットするにはコールドブートが必要になるが、ディスクキャッシュにある書き込んでいないデータは破壊される。 - JM
  • Frequently used objects in the Linux kernel (buffer heads, inodes, dentries, etc. )have their own cache.
    Linux カーネルの内部で良く利用されるオブジェクト(バッファヘッド、i-ノード、ディレクトリ・エントリなど)は、それぞれ自分用のキャッシュを備えている。 - JM
  • Note that because of object alignment and slab cache overhead, objects are not normally packed tightly into pages.
    なお、オブジェクトのアラインメントと slab キャッシュのオーバーヘッドとにより、オブジェクトは通常ページの内部にきっちりとは収められていない。 - JM
  • The application may not modify this memory ever, or page cache and on-disk data may differ.
    アプリケーションはこのメモリを絶対に変更してはならない。 さもなければ、ページキャッシュとディスク上のデータは一致しなくなるだろう。 - JM
  • The MESIF cache coherency protocol includes a Forward (F) state that designates a single copy of data from which further copies can be made.
    MESIFキャッシュ・コヒーレント・プロトコルは、更なる複製を行い得る、データの単一複製を指定するフォワード（F）状態を含む。 - 特許庁
  • A searchable dynamic trace cache is used to limit the database queries necessary to identify particular traces.
    検索可能なダイナミックトレースキャッシュを使用して、特定のトレースを識別するために必要なデータベースのクエリーを制限する。 - 特許庁
  • After reading diagnosing data from a main storing device 3, the same address is read again to diagnose the cache 4.
    診断データを主記憶装置３から読み出した後，再度同一アドレスを読み出すことにより２次キャッシュ４を診断する。 - 特許庁
  • In advance of this processing, the metadata management device 100 instructs the storage device 300 to cache the data previously.
    この処理に先だって、メタデータ管理装置１００は、そのデータを事前にキャッシュするようストレージ装置３００に指示する。 - 特許庁
  • Whether or not any data to be referred to by an instruction are present in a cache 304 is decided by a comparator 103.
    命令により参照されるデータがキャッシュ３０４に存在するか否かが比較器１０３により判定される。 - 特許庁
  • The cache control part determines whether or not to relax the consistency based on the target performance and the calculated transfer amount.
    キャッシュ制御部は、目標性能と算出された転送量に基づいて、コンシステンシを緩和するか否かを決定する。 - 特許庁
  • When a component becomes indefinite after conversion, a value stored in a cache is used instead of using an arbitrary default value.
    成分が変換後に不定となるとき、任意のデフォルト値を使用する代わりに、キャッシュに格納された値が使用される。 - 特許庁
  • The main storage unit is a non-volatile storage unit including a cache area for temporarily storing data to be stored in the auxiliary storage unit.
    主記憶部は、補助記憶部に記憶するデータを一時記憶するキャッシュ領域を含む不揮発性の記憶部である。 - 特許庁
  • To provide a method for managing replacement of sets in a locked cache, and to provide an apparatus, a computer program and a processor.
    ロックされたキャッシュ内のセットの置換を管理するための方法、装置、コンピュータ・プログラムおよびプロセッサを提供すること。 - 特許庁
  • The apparatus includes a directory cache adapted to store at least one entry, and a control unit.
    この装置は、少なくとも１つのエントリを格納するように適合されているディレクトリ・キャッシュと、制御ユニットとを備える。 - 特許庁
  • To provide a method and device for using a cache system for reducing the overhead of a conventional RAID5 system.
    従来のＲＡＩＤ５システムのオーバヘッドを減少させるためにキャッシュシステムを用いる方法および装置を提供する。 - 特許庁
  • To provide a data transfer method to a high-speed host device in a disk array device with a large-capacity cache memory.
    大容量のキャッシュメモリを搭載するディスクアレイ装置において、高速なホスト装置へのデータ転送方法を提供する。 - 特許庁
  • An SRAM 103 having the same capacity as a unit sector of the external memory section 104 is arranged in a secondary cache of a CPU 101.
    ＣＰＵ１０１の２次キャッシュに外部記憶部１０４の単位セクタと同じ容量をもつＳＲＡＭ１０３を配す。 - 特許庁
  • When a printer driver is called, a cache of the web page whose print setting is instructed is read and stored in a RAM 23.
    プリンタドライバがコールされたら、印刷設定が指示されたウェブページのキャッシュを読み込んでＲＡＭ２３に記憶する。 - 特許庁
  • Then, the display data stored in the cache memory 36 are read and video frame returning reproduction using still pictures is performed.
    そして、キャッシュメモリ３６から格納された表示データを読み出して静止画を用いた映像のコマ戻し再生を行う。 - 特許庁
  • To attain a display of music information followed to a skip operation independently of a storing range of music data of a cache memory.
    キャッシュメモリの曲データの記憶範囲に関係なく、スキップ操作に追従した曲情報の表示を可能にする。 - 特許庁
  • A cache system 30 for data storage to be accessed and controlled by the processor 10 is connected to the processor 10.
    プロセッサ１０には、このプロセッサ１０によりアクセス制御されるデータ格納用のキャッシュ・システム３０が接続されている。 - 特許庁
  • To provide a cache coloring method considering relation of mutual functions in time of execution.
    本発明は、実行時における関数相互の関係を考慮したキャッシュカラーリング方式を提供することを目的とする。 - 特許庁
  • The system routes I/O read requests directed to the disk sector to the EMD cache instead of the actual disk sector.
    システムは、ディスクセクタに対するＩ／Ｏ読取り要求を、実際のディスクセクタの代わりにＥＭＤキャシュに向けて送る。 - 特許庁
  • Interfaces are provided for controlling the use of the non-volatile memory as a write buffer and a read cache.
    不揮発性メモリの書込みバッファおよび読取りキャッシュとしての使用を制御するためにインターフェースが設けられる。 - 特許庁
  • METHOD OF IMPROVING COMPUTER PERFORMANCE BY ADJUSTING TIME USED FOR PREEMPTIVE EXPELLING OF CACHE ENTRY
    キャッシュエントリのプリエンプティブな追い出しのために使用される時間を調整することによるコンピュータパフォーマンスの向上方法 - 特許庁
  • The CPU 2 executes the relief program 15 loaded to the secondary cache 2b, and performs the defect relief of the memory 11.
    ＣＰＵ２は、二次キャッシュ２ｂにロードされた救済プログラム１５を実行して、メモリ１１の不良救済を行う。 - 特許庁
＜前へ 1 2 .... 61 62 63 64 65 66 67 68 69 .... 115 116 次へ＞

例文データの著作権について