「Cache」を含む例文一覧(5776)
＜前へ 1 2 .... 62 63 64 65 66 67 68 69 70 .... 115 116 次へ＞- Accordingly the location of the data in either the processor cache or memory in the node (or in another node) having the processor issuing the request is identified.
また、データ要求に応答してメモリのアクセスを開始し、各ノード内の各プロセッサのプロセッサキャッシュをスヌープする。 - 特許庁 - To provide a compiler device for a computer system which improves the hit rate of a cache memory.
キャッシュメモリのヒット率を向上させることができるコンピュータシステム用のコンパイラ装置を提供することを目的とする。 - 特許庁 - The instruction address part 8, which once determining the execution address, outputs an instruction request to an instruction cache 6.
命令アドレス部８において実行アドレスが決定されると、命令キャッシュ６に対して命令要求が出力される。 - 特許庁 - To speed up the operation of an information processor while suppressing increase in the capacity of a DRAM by functioning as a secondary cache for a specific area.
特定領域に対する２次キャッシュとして機能し、ＤＲＡＭの容量増加を抑えながら高速化を達成する。 - 特許庁 - Thus, at the time of cache flash, a main memory 501 simply performs burst write operation without read-modify-write operation.
これにより、キャッシュフラッシュ時にメインメモリ５０１がリード・モディファイ・ライト動作せずに単純にバーストライト動作するようになる。 - 特許庁 - To improve data access performance by effectively utilizing a cache memory, in a data storage system using a switch.
スイッチを用いたデータ記憶システムにおいて、キャッシュメモリを有効に活用してデータアクセス性能を向上することにある。 - 特許庁 - Each child dispatcher process is allocated its own dedicated cache memory for temporary storage of incoming image files.
各子ディスパッチャ・プロセスには、入ってくる画像ファイルの一時格納用のそれ自身の専用キャッシュ・メモリが割り振られる。 - 特許庁 - An address space comparing part 8 detects whether an operand in instruction data in an instruction cache 2 exists in the address space range.
アドレス空間比較部８は、命令キャッシュ２内の命令データ中のオペランドがアドレス空間範囲に有るかを検出する。 - 特許庁 - To provide a cache fast write(CFW) function between plural main frame hosts having an access interface for a fixed length.
固定長のアクセスインタフェースを有する複数のメインフレームホスト間で、キャッシュ高速書き込み機能（ＣＦＷ)を実装する。 - 特許庁 - To realize a cache prefetch system capable of evading useless prefetch and to exert an effect even to discontinuous block access.
無駄な先取りを回避でき、不連続なブロックアクセスに対しても効果を発揮するキャッシュ先取り方式を実現する。 - 特許庁 - A path information cache section 104 stores path information already registered and its hash value, as a path information table.
経路情報キャッシュ部１０４は、登録済みの経路情報と、そのハッシュ値とを経路情報表として記憶する。 - 特許庁 - A stack hit determination circuit asserts a stack hit signal when the stack cache area holds stack data to be accessed.
スタックヒット判定回路は、アクセスされるスタックデータがスタックキャッシュ領域に保持されているときにスタックヒット信号をアサートする。 - 特許庁 - The content distribution system 2 distributes contents to the content cache devices 30 depending on positions of the mobile terminals 40.
コンテンツ配信システム２は、移動通信端末４０の位置に応じて、コンテンツをコンテンツキャッシュ装置３０に配信する。 - 特許庁 - In the case of deciding that the function does not have to be performed, data of a cache 221 are utilized without accessing the IC card 2 (S105).
必要がないと判定した場合には、ＩＣカード２にアクセスせずにキャッシュ２２１のデータを利用する（Ｓ１０５）。 - 特許庁 - Otherwise, the cache is cleared when receiving a signal for notifying data transfer of a designated address from the local memory side.
または、ローカルメモリ側からの、指定されたアドレスのデータ転送を通知する信号を受信したときに、キャッシュをクリアする。 - 特許庁 - DATA PROCESSING SYSTEM FOR ACCURATELY FORMING INVALID MATCHING CONDITION SHOWING BROADCAST RANGE, CACHE SYSTEM, AND METHOD
同報通信範囲を示す無効な整合状態を正確に形成するためのデータ処理システム、キャッシュ・システム、および方法 - 特許庁 - To hide apparently refresh-operation without utilizing a cache memory, in a semiconductor memory requiring refresh-operation.
リフレッシュ動作が必要な半導体記憶装置において、キャッシュメモリを利用せずにリフレッシュ動作を見かけ上隠すこと。 - 特許庁 - To realize further efficient cache control in a proxy server for caching plurality of data whose sizes or characteristics are different.
データサイズや、特性の異なる多数のデータをキャッシングするプロキシサーバにおいて、より効率的なキャッシュ制御を行う。 - 特許庁 - The user PC 12 performs access to the splitter and cache server 8 by using the one-time password, and performs access to the target contents.
利用者ＰＣ１２は、このワンタイムパスワードを使って、当該スプリッタ、キャッシュサーバ８にアクセスし、目的のコンテンツにアクセスする。 - 特許庁 - STREAM DISTRIBUTION SYSTEM, STREAM SERVER DEVICE, CACHE SERVER DEVICE, AND STREAM RECORDING AND REPRODUCING APPARATUS, METHOD AND PROGRAM
ストリーム配信システム、ストリームサーバ装置、キャッシュサーバ装置、ストリーム記録再生装置及びそれらの方法並びにそれらのプログラム - 特許庁 - WIRED-OR TYPE PAGE BUFFER HAVING CACHE FUNCTION, NONVOLATILE SEMICONDUCTOR MEMORY DEVICE COMPRISING THE SAME AND ITS DRIVING METHOD
キャッシュ機能を有するワイアードオアタイプのページバッファとこれを含む不揮発性半導体メモリ装置、およびその駆動方法 - 特許庁 - To provide an information processing apparatus for performing flexible cache management corresponding to the execution situation of a scheduled job.
スケジュールされたジョブの実行状況に応じた柔軟なキャッシュ管理を行う情報処理装置を提供すること。 - 特許庁 - In this method, a ranking guideline is established by means of a writable cache replacement control array 430.
本発明に係る方法では、書き込み可能なキャッシュ置き換え制御アレイ４３０を用いて順位付け指針を確立する。 - 特許庁 - A remote processor, which receives the local cache block flash instruction from the other processor through the system, ignores this command.
ローカル・キャッシュ・ブロック・フラッシュ命令を別のプロセッサからシステムを介して受け取る遠隔プロセッサはこの命令を無視する。 - 特許庁 - To optimize a setting of cache capacity of a storage in a computer system operating a database management system (DBMS).
データベース管理システム（ＤＢＭＳ）が稼動する計算機システムにおける記憶装置のキャッシュ量の設定を好適化する。 - 特許庁 - To provide a proxy/cache server capable of speedily restarting the operation of the server when the operation of the server is stopped.
サーバが動作を停止した場合、速やかにサーバの動作を再開することができるプロキシ／キャッシュサーバを提供する。 - 特許庁 - The remote storage site is capable of linking to the main storage site and includes a storage 220 and a cache side file 26.
遠隔記憶装置サイトは、主記憶装置サイトにリンク可能であり、記憶装置２２０およびキャッシュサイドファイル２１６を含む。 - 特許庁 - Then, the buffer cache managing part 4 directly transfers the provided data to the memory area managed by the said user program.
そして、バッファキャッシュ管理部４は、得られたデータを前記ユーザプログラムの管理するメモリ領域へ直接に転送する。 - 特許庁 - The cache further includes provisions for determining when the data stored in a particular memory location may be replaced.
キャッシュは、特定の記憶位置に格納されたデータを置き換えることができる時点を判断するための備えをさらに含む。 - 特許庁 - MULTIPROCESSOR COMPUTER SYSTEM WITH MULTIPLE COHERENCY REGIONS AND SOFTWARE MIGRATION ACROSS COHERENCY REGIONS WITHOUT CACHE PURGES
複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システム - 特許庁 - Then the second subsystem 15 protects the cache 25 or the duplication 26 by utilizing the characteristics of a threshold secret sharing scheme.
そして、第２サブシステム１５は、しきい値秘密分散法の特性を利用してキャッシュ２５あるいは複製２６を保護する。 - 特許庁 - To perform parallel processing of write-back and reload operations in a cache system and optimum circuit utilization.
キャッシュシステムにおけるライトバックオペレーションおよびリロードオペレーションを並列に処理するとともに、回路利用の最適化を図る。 - 特許庁 - The server receiving the request message confirms whether or not the cache data of the client are effective on the basis of the update information.
要求メッセージを受けたサーバは、その更新情報に基づいてクライアントのキャッシュデータが有効かどうか確認する。 - 特許庁 - Then, a destaging control part 142 controls the destaging of the cache so that the dirty data can be prevented from exceeding the upper limit.
そして、デステージング制御部１４２は、ダーティデータがこの上限を越えないように、キャッシュのデステージングを制御する。 - 特許庁 - The cache pixel cue is constituted by a previously extracted digital image pixel and the corresponding gamma correction value (100).
予め抽出されたデジタル・イメージ・ピクセルとそれに対応するガンマ補正値によってキャッシュ・ピクセル・キューを構成する（１００）。 - 特許庁 - Cache Cramming is the technique of tricking a browser to run cached Java code from the local disk, instead of the internet zone.
キャッシュ・クラミングはブラウザをだます技法で、インターネット・ゾーンの代わりにローカルディスクからキャッシュされたJavaコードを走らせる。 - コンピューター用語辞典 - The variables of a dynamic cache working set are to some degree distributed stochastically in the virtual or physical address space.
動的キャッシュ作業セットの変数は, 仮想または物理アドレス空間において, ある程度統計的に分布している. - コンピューター用語辞典 - The research interest was focused on the design of an effective snoop cache system and quantitative evaluation of its performance.
この研究の関心は, 効率的なスヌープキャッシュ・システムの設計と, その性能についての定量的評価に集中した. - コンピューター用語辞典 - If set to true, the output of the method will never be displayed (because the output is used to control the cache) dontCacheWhenTheResultIsFalse
true を設定すると、メソッドの出力が表示されなくなります(キャッシュの制御用に出力が使用されるからです)。 dontCacheWhenTheResultIsFalse - PEAR - Use this function if files in the cache may have changed on disk, and you require the updated version.
キャッシュしたファイルにディスク上で変更があったかもしれなくて、更新が必要なときにこの関数を使ってください。 - Python - In an execution configuration in which a lower level is an L2 cache, it is possible to directly supply a processor with a value.
下位レベルがＬ２キャッシュである実施形態では、Ｌ２キャッシュは、プロセッサに直接値を供給することができる。 - 特許庁 - Then the timbre parameters of a specified channel in the cache memory 32 are rewritten with the read-out timbre parameters.
そして、キャッシュメモリ３２における指定されたチャンネルにおける音色パラメータが読み出された音色パラメータで書き換えられる。 - 特許庁 - The control means 10 has all of the decoded images of the decoding cache memory 15 deleted at the start or end of the new scenario.
制御部１０は、新規シナリオの開始時又は終了時に、デコードキャッシュメモリ１５のデコード画像を全て削除させる。 - 特許庁 - To provide a multi-path load-sharing system in a host computer, which accesses a data storage device with unshared cache method.
非共有キャッシュ方式のデータ記憶装置にアクセスするホストコンピュータにおいてマルチパス負荷分散システムを提供する。 - 特許庁 - To appropriately determine whether to continue the operation of a system in accordance with the status of a cache and a CPU.
キャッシュおよびＣＰＵの状況に応じて、システムの稼動を継続するべきか適切な判断をすることを課題とする。 - 特許庁 - The cache memory is provided with a first memory, a second memory of a smaller capacity as compared with the first memory, and a leak current control circuit.
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具える。 - 特許庁 - To provide a structure and an operating method of a cache memory to permit speedup of access time while simplifying circuit structure.
回路構成を簡易化しながら，アクセスタイムの高速化が可能なキャッシュメモリの構造および動作方法を提供する。 - 特許庁 - The clients 21 and 22 acquiring the read authority release blocks existed so far against the read request to a self-cache.
読み込み権限を獲得したクライアント２１，２２は自キャッシュへの読み込み要求に対するそれまでのブロックを解除する。 - 特許庁 - A write instruction and write data to be written in the auxiliary storage means 25 are acquired by a common interface means 50, and the write data are written as cache data in a cache region 71 of a main storage means in the electronic computer 1.
共通インターフェース手段５０によって、補助記憶手段２５へ書き込みする書き込み命令及び書き込みデータを取得し、書き込みデータを前記電子計算機１の主記憶手段のキャッシュ領域７１に、キャッシュデータとして書き込みする。 - 特許庁 - To provide a cache memory control technology for improving through- put by reducing any unnecessary data transfer between a main memory and a cache memory, and reducing power consumption accompanying the data transfer, and relaxing the congestion of paths of the data transfer.
主記憶装置とキャッシュメモリとの間の不要なデータ転送を削減して、データ転送に伴う電力消費を削減し、データ転送の経路の混雑を緩和してスループットを向上させることができるキャッシュメモリ制御技術を提供する。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- PEAR
- Copyright © 2001 - 2008 by the PEAR Documentation Group.
This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ).
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
