「Cache」を含む例文一覧(5775)
＜前へ 1 2 .... 65 66 67 68 69 70 71 72 73 .... 115 116 次へ＞- An LA adding means 300 adds the LA stored in the LA holding means 320 to the data to be written to the cache 240.
ＬＡ付加手段３００は、ＬＡ保持手段３２０に格納したＬＡをキャッシュ２４０に書き込まれるデータに付加する。 - 特許庁 - To allow a BIST (Built-In Self Test) circuit used for a manufacturing test of a LSI internal memory, to be used for initializing a cache memory also.
ＬＳＩ内部メモリの製造テストに用いられるＢＩＳＴ（Build-In Self Test）回路をキャッシュメモリの初期化にも使用できるようにする。 - 特許庁 - Then, the content check section 14 reads the decrypted resource file from the file cache 13. and delivers the same to a playback processing section 15.
そして、コンテントチェック部１４は、復号されたリソースファイルを、ファイルキャッシュ１３から読み出して再生処理部１５に送出する。 - 特許庁 - The shared memory 110 divided into a plurality of clusters 111 is shared by a plurality of masters to maintain coherency of a cache memory.
複数のクラスタ１１１に分割された共有メモリ１１０を複数のマスタが共有することで、キャッシュメモリのコヒーレンシを保つ。 - 特許庁 - After that, an instruction code after rewrite is fetched (S26), an instruction code after update is already stored in the instruction cache memory.
その後、書換後の命令コードがフェッチされると（Ｓ２６）、命令キャッシュメモリにはすでに更新後の命令コードが格納されている。 - 特許庁 - To provide a technology for properly saving data stored in a cache memory while suppressing the capacity of a nonvolatile memory.
不揮発メモリの容量を抑えつつ、キャッシュメモリに格納されたデータを適切に退避させることのできる技術を提供する。 - 特許庁 - To protect data on a cache or on a buffer being an exchange member when performing the hot plug exchange of a controller board or device.
コントローラボードあるいはデバイスのホットプラグ交換をおこない際に、交換部材のキャッシュあるいはバッファのデータの保護を行う。 - 特許庁 - The cache part 2b stores the passage validity/invalidity information transmitted from the data management device 1 to the passage management control part 2a.
キャッシュ部２ｂには、データ管理装置１から通行管理制御部２ａに送信された通行可否情報が保存される。 - 特許庁 - When a cache memory is normal, write access to each of the volumes 6A and 6B is processed in an after-write method as shown in figure (a).
キャッシュメモリが正常な場合は、図１（ａ）に示すアフターライト方式で各ボリューム６Ａ，６Ｂへのライトアクセスを処理する。 - 特許庁 - After the whole table area is completely erased, data erased from the table area is saved again to the flash memory from a cache memory.
テーブル域の全域の消去が完了した後、テーブル域から消去されたデータをキャッシュメモリからフラッシュメモリへ再退避する。 - 特許庁 - In other words, the information processing apparatus is trying to regularly cache the latest download data for the PDA.
言い換えれば、情報処理装置は、最新のダウンロード・データを、ＰＤＡのために常にキャッシングしておくように努めている訳である。 - 特許庁 - Based on this identification, performance of the load may be efficiently directed to a load value buffer, store buffer, data cache, or elsewhere.
この特定結果に基づき、ロードの実行をロード値バッファ、ストアバッファ、データキャッシュ等に指示することによって高効率化を図る。 - 特許庁 - To provide a cache memory control system, and a control method and a control program for the same, allowing improvement of processing performance.
処理性能を向上させることができるキャッシュメモリ制御システム、その制御方法及び制御プログラムを提供すること。 - 特許庁 - Thus, cache data of the corresponding address whose VALID flag is reset is discarded without being written back to the memory 104.
これにより、ＶＡＬＩＤフラグがリセットされた、該当するアドレスのキャッシュデータはメモリ１０４に書き戻されることなく破棄される。 - 特許庁 - The electronic cache register stores a stamp character storage area 18 which forms a stamp pasting area from symbols or characters, such as "_", "|", and "-".
前記電子キャッシュレジスタは、「＿」「｜」「—」などの記号又は文字から印紙貼付領域を形成する印紙文字記憶エリア１８を記憶する。 - 特許庁 - A tag that a preceding CLMARK can utilize is present for each cache line if hardware has a capability of processing a FASTCMPXCHG.
ハードウェアがFASTCMPXCHGを処理する能力を有する場合には、先行するCLMARKが利用可能なタグが、各キャッシュラインについて提示される。 - 特許庁 - A computer 200 acquires image information and an image from a digital camera 100, stores the image as cache data, and displays the image.
コンピュータ２００は、デジタルカメラ１００から画像情報と画像を取得し、該画像をキャッシュデータとして保存して表示する。 - 特許庁 - The branch destination line is arranged to have a line address different from that of the next line in order to avoid conflict in the instruction cache.
分岐先ラインは、命令キャッシュにおける衝突を避けるため、ネクストラインと異なるラインアドレスになるように配置される。 - 特許庁 - When the cluster representative point in the cache memory satisfies predetermined standards, the cluster representative point is used to create a map image.
キャッシュメモリ内のクラスタ代表点が所定の基準を満たす場合は、このクラスタ代表点を地図画像生成に用いる。 - 特許庁 - A prefetch part 1C prefetches the data to be read by the host 3 from the storage part 2, and stores it in a cache memory 1B.
プリフェッチ部１Ｃは、ホスト３により読み出されるデータを、先回りして記憶部２から読出し、キャッシュメモリ１Ｂに記憶させる。 - 特許庁 - The retrieval part 310 searches the cache table 317 and delivers the search result to a client communication part 309.
キャッシュ検索部３１０は、その検索キーを用いて、キャッシュテーブル３１７を検索し、検索結果をクライアント通信部３０９へ渡す。 - 特許庁 - To use a cache even if not perfectly according with a retrieval expression, and to retrieve even a retrieval expression having three or more words.
検索式と完全一致しなくともキャッシュを利用可能とし、また、三単語以上の検索式についても検索可能とする。 - 特許庁 - The data written in the write cache protecting circuit 105 are held until the data in the memory module 104 are completely written in an HDD 106.
ライトキャッシュ保護回路(105)に書き込まれたデータは、メモリーモジュール(104)内のデータがHDD(106)に書き込みが終了するまで保持される。 - 特許庁 - Data are temporarily written in an empty chunk, and only a chunk which has succeeded in data transfer is replaced with a data chunk on a cache.
空きのチャンクへ一旦データ書き込みを行い、データ転送に成功したチャンクのみをキャッシュ上のデータチャンクとすり替える。 - 特許庁 - The Global Query Manager further comprises an object cache (120) for temporarily storing an object record reported by a certain Ubiquitous Gateway.
グローバルクエリマネージャは、あるユビキタスゲートウェイから報告されたオブジェクトレコードを一時的に保存するオブジェクトキャッシュ（１２０）も備える。 - 特許庁 - A temporary storage means for keeping required data required in starting cache is prepared, so as to perform processing in starting the storage device.
起動時に必要なデータをキャッシュしておくことが可能な一時記憶手段を用意して、記憶装置の起動時の処理を行う。 - 特許庁 - The cache server performs lookahead caching processing of a Web site on the basis of user's personal information, and outputs and presents the data to the PC2 of the user.
また、ユーザ個人情報をもとにＷｅｂサイトを予め先読みキャッシュ処理し、ユーザのＰＣ２に対して出力・提示する。 - 特許庁 - An object attribute to an object is determined, and whether image cache processing is executed or not in accordance with the object attribute is determined.
オブジェクトに対するオブジェクト属性を判定し、オブジェクト属性に応じてイメージキャッシュ処理を実行するかどうかを判定する。 - 特許庁 - A device provided with the cache is formed to output partial results for the partially coincident operands.
そして、前記キャッシュを備えた装置は部分的に一致するオペランドのために、部分的に結果を出力できるように構成される。 - 特許庁 - To efficiently cache an address translation table in a TLB(Translation Look-aside Buffer) without making a user designate the number of valid bits to be address-translated.
アドレス変換すべき有効ビット数をユーザが指定しなくても、効率よくＴＬＢにアドレス変換テーブルをキャッシュする。 - 特許庁 - To improve processing performance by preventing an abnormal state of cache coherence control in a semiconductor integrated circuit of an SMP (symmetric multiple processor) configuration.
ＳＭＰ構成の半導体集積回路装置におけるキャッシュコヒーレンシ制御の異常を防止し、処理性能を向上させる。 - 特許庁 - To increase rewrite cycles in a nonvolatile memory, which is used as a cache area, by utilizing the feature of a disk medium.
ディスク媒体の特徴を活かしてキャッシュ領域として使用する不揮発メモリの書換えの制限回数を増大させる。 - 特許庁 - With the result of this discrimination and designation by a pre-fetching designation register 15, a cache control circuit 5 decides whether or not to perform pre-fetching.
この判定結果と、プリフェッチ指定レジスタ１５の指定によりキャッシュ制御回路５はプリフェッチを行うか否かを決める。 - 特許庁 - A plurality of data cached in a cache storage part are grouped into data systems whose access patterns are different (a step B1).
キャッシュ記憶部にキャッシュされている複数のデータを、アクセスパターンが異なるデータ系列毎のグループにグループ分けする（ステップＢ１）。 - 特許庁 - The system can be operated by the cache consistency controlling method applicable both to a write invalidation protocol and to a write update protocol.
ライト無効化プロトコルとライト更新プロトコルの両方に適用可能なキャッシュ一貫性制御方法で動作可能である。 - 特許庁 - The RAM set cache is usable together with other kinds of caching such as set associative caching or direct map caching.
ＲＡＭセット・キャッシュは、セット連想キャッシュ又は直接マップ・キャッシュのような他の種類のキャッシュと一緒に使うことができる。 - 特許庁 - The RAM set cache is usable together with other kinds of caching such as set associative caching or direct map caching.
ＲＡＭセット・キャッシュは、セット連想キャッシュ又は直接マップ・キャッシュのような他の種類のキャッシュと一緒に使うことが出来る。 - 特許庁 - A mechanism such as an arithmetic unit or a cache memory in the physical processor is used in competition or shared among the logical processors.
物理プロセッサ内の演算器、キャッシュメモリなどの機構は、論理プロセッサ間で競合して使用されあるいは共有される。 - 特許庁 - A host system can provide hinting information that identifies group of cache segments that a particular read request targets.
ホストシステムは、特定の読み出し要求がどのグループのキャッシュセグメントを対象とするかを識別するヒント情報を提供してもよい。 - 特許庁 - To control duplicate tag of a CPU cache without additional information from a CPU in a multi-processor system in a write back system.
ライトバック方式のマルチプロセッサシステムにおいて、ＣＰＵからの付加情報なしで、ＣＰＵキャッシュの複製タグ制御を可能にする。 - 特許庁 - A branch/prefetch determining part 17, on receiving a branch request signal, sets a cache access mode switch signal at "H" level.
分岐・プリフェッチ判定部１７は、分岐要求信号を受け取ったときには、キャッシュアクセスモード切替信号を「Ｈ」レベルに設定する。 - 特許庁 - When the execution of the defect relief of the memory 11 is instructed, a relief program 15 is loaded to the secondary cache 2b of the CPU 2.
メモリ１１の不良救済の実行が指示されると、救済プログラム１５がＣＰＵ２の二次キャッシュ２ｂにロードされる。 - 特許庁 - A generating means 4 generates a table key to be registered in the filter cache table 5 among filter information set to the access lists.
生成手段４はアクセスリストに設定されたフィルタ情報の内からフィルタキャッシュテーブル５に登録するテーブルキーを生成する。 - 特許庁 - To provide an encryption device provided with a defence function against a new decryption method which is a cache attack type decryption method.
キャッシュ攻撃型暗号解読法という新たな暗号解読法に対する防御機能を備えた暗号装置を提供する。 - 特許庁 - To shorten a time required for disk cache data recovery carried out in restarting of a system when an abnormal condition occurs in the system.
システムに異常が発生した後、システム再起動時に行うディスクキャッシュデータの復旧作業の時間の短縮化を図る。 - 特許庁 - To provide a cache management apparatus capable of supplying a sales shortage caused by withdrawal so that change reserves are not insufficient.
釣銭準備金が不足しないように回収に係る売上金の不足分を補充できる現金管理装置を提供する。 - 特許庁 - Information on the plurality of tasks is acquired, and the task information and an internal signal of a cache controller as a result of monitoring are associated.
複数のタスクのタスク情報を取得し、監視結果であるキャッシュコントローラの内部信号とタスク情報とを関連付ける。 - 特許庁 - In other words, the information processor tries to always cache the latest downloaded data for a PDA.
言い換えれば、情報処理装置は、最新のダウンロード・データを、ＰＤＡのために常にキャッシングしておくように努めている訳である。 - 特許庁 - To increase operation speed of a circuit in which a translation look- aside buffer and a cache memory incorporated in a microprocessor are incorporated and to reduce power consumption of it.
マイクロプロセッサに搭載されるトランスレーションルックアサイドバッファとキャッシュを搭載した回路の高速化、低消費電力化する。 - 特許庁 - A mechanism is included to add a level to the multi-level cache when the node determines that the last level is full.
ノードが最後のレベルが満杯であると判断したときに、マルチレベルキャッシュにレベルを１つ追加するためのメカニズムが含まれる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
