「Cache」を含む例文一覧(5775)

＜前へ 1 2 .... 90 91 92 93 94 95 96 97 98 .... 115 116 次へ＞
  • On a cache mishit of the preceding command, data of one line including data accessed by the preceding command is divided into a plurality of blocks, and they are written into a data array 112 from a main memory 2.
    先行命令のキャッシュミスを契機として先行命令がアクセスするデータを含む１ライン分のデータを複数のブロックに分割して順次メインメモリ２からデータアレイ１１２に書き込む。 - 特許庁
  • To provide a quick starting apparatus that reduces the time from power-on to completion of system starting, in a system including a cache memory between a CPU and a main storage.
    ＣＰＵと主記憶装置との間にキャッシュメモリを備えるシステムにおいて、電源投入からシステム起動完了までの時間を短縮することができる起動高速化装置を提供する。 - 特許庁
  • To exert the original performance of a cache by making the full bit of a tag address be a valid value regardless of memory capacity.
    メモリ容量に関わらずＴａｇアドレスが常に全ｂｉｔ有効値となり、キャッシュ本来の性能を発揮することができるキャッシュ制御方法およびキャッシュコントローラを提供する。 - 特許庁
  • Then, during a compression recording, sound data stored in the recording area for non-compressed data is read out and sounds are outputted via a sound cache memory 12B and a D/A converter.
    そして圧縮記録中に、非圧縮データ用記録領域に蓄積された音声データが読み出され、音声キャッシュメモリ１２ＢおよびD/Aコンバータを介して音声出力される。 - 特許庁
  • The protocol-independent client-side caching mechanism is inserted as a service for processing file-associated requests to a network, and tries to fulfill the requests via a client-side cache store.
    プロトコル独立型クライアント側キャッシュ機構は、ネットワークへのファイル関連の要求を処理するサービスとして挿入され、クライアント側キャッシュストアを介して要求を満たそうと試みる。 - 特許庁
  • A plurality of cache use conditions including at least one certificate and the valid period and the priority of confirmation result data are previously decided.
    少なくとも一つの証明書とそれに対する確認結果データの有効期間及び優先度とをそれぞれ含む複数のキャッシュ利用条件を利用者に適合してあらかじめ定める。 - 特許庁
  • If the cache data are effective, a response message showing that it is effective is sent back, and if it is not effective, a response message including shared data and the update information is sent back.
    当該キャッシュデータが有効であれば有効であることを示す応答メッセージを返信し、有効でなければ共有データと更新情報を含む応答メッセージを返信する。 - 特許庁
  • Each vehicle transmits to surrounding vehicles a state notification message including a planned travel route of one's own vehicle, a type of data stored in a cache and positional information.
    状態通知メッセージによって、自車両が保持しているデータのそれぞれについて、他のどの車両がそのデータを要求しているのかと、そのデータを提供可能であるかを判断可能である。 - 特許庁
  • A CPU 42 for totally controlling circuits of a digital camera is equipped with an instruction cache 42A for storing control instructions comprising a program and runs the program stored in an SDRAM 54.
    デジタルカメラの各回路を統括制御するＣＰＵ４２は、プログラムを構成する制御命令を記憶する命令キャッシュ４２Ａを備え、ＳＤＲＡＭ５４に記憶されたプログラムを実行する。 - 特許庁
  • The passage management control part 2a decides whether or not the passage validity/invalidity information has been registered in the cache part 2b before requesting the passage validity/invalidity information to the data management device 1.
    通行管理制御部２ａは、データ管理装置１に通行可否情報を要求する前に、キャッシュ部２ｂに通行可否情報が登録されているかどうかを判定する。 - 特許庁
  • In a cache memory area 23a of a client terminal 11, the common image and the unique images to be displayed are stored, with the unique images in the order of their priorities.
    クライアント端末１１のキャッシュメモリ領域２３ａには、共通画像と表示すべき固有画像とともに、優先順位が高い順番に優先して固有画像が記憶される。 - 特許庁
  • Since the instruction RAM 12 is different from the instruction cache and generates no mishit, the time required for interrupt handling can be shortened, which in turn improves real time responsiveness.
    命令ＲＡＭ１２は命令キャッシュとは異なり、ミスヒットが発生しないため、割り込み処理に要する時間を短縮することができ、ひいては、リアルタイム応答性を向上させることができる。 - 特許庁
  • Processing in the local memory 16, such as address management and destruction of cache block copies 32, is performed by reference to an address translation table 34, a bank reference table 38 and a generation number table 39.
    ローカルメモリ１６内でのアドレス管理、キャッシュブロックのコピー３２の破棄時の処理等はアドレス変換テーブル３４、バンク間参照テーブル３８、世代番号テーブル３９を参照して行う。 - 特許庁
  • In an information processor, both a DMAC 30 and a CPU core 10 perform input and output of data through a cache memory 40 at the time of access to a main memory 60.
    情報処理装置においては、メインメモリ６０にアクセスする場合に、ＤＭＡＣ３０およびＣＰＵコア１０の双方が、キャッシュメモリ４０を介してデータの入出力を行う。 - 特許庁
  • A first processor is configured to determine if a data line is not found in the cache of the first processor and forward a request for the data line to a second processor.
    第１のプロセッサは、データ・ラインが第１のプロセッサのキャッシュ内に見つからないかどうかを判定し、そのデータ・ラインを求める要求を第２のプロセッサに転送するように構成される。 - 特許庁
  • Through intelligent operation, the media program is able to start playing even before the media program has been substantially or completely loaded from disk storage into semiconductor memory (i.e., cache memory).
    インテリジェント操作を通じて、メディアプログラムは、メディアプログラムがディスク記憶から半導体メモリ（すなわちキャッシュメモリ）内にロードが完了される前にさえ再生を開始することができる。 - 特許庁
  • To solve the problem that even when the URL of an original site is not registered in a block object list, content stored in a cache server cannot be blocked in the filtering of URL.
    ＵＲＬのフィルタリングにおいて、オリジナルサイトのＵＲＬがブロック対象リストに登録されている場合であっても、キャッシュサーバに保存されたコンテンツはブロックができない問題を解決すること。 - 特許庁
  • To provide a semiconductor memory which comprises a plurality of semiconductor memory chips and semiconductor cache memory chips, and which attempts to reduce its size and enhances a working speed and a heat dissipation characteristic.
    複数の半導体メモリチップと半導体キャッシュメモリチップとを具える半導体記憶装置において、その小型化を図るとともに、動作速度及び放熱特性を向上させる。 - 特許庁
  • To provide a technique for preventing a mistake of erroneously making a cache replacement request to a retry, while reducing a hardware volume, in relation to a system controller which performs prevention of queuing of requests of the same address.
    同一アドレスのリクエストのキューイング防止を行うシステムコントローラに関し，ハードウェア量を削減しつつも，キャッシュリプレース要求を誤ってリトライとすることを防止する技術を提供する。 - 特許庁
  • The system further includes an object store which serves to extract the data object from the location identified by the location identifier and to store the data object in the local cache based on the hush value.
    システムはさらに、ロケーション識別子によって識別されるロケーションからデータオブジェクトを取り出し、ハッシュ値に基づいてローカルキャッシュに格納するように働くオブジェクトストアを含む。 - 特許庁
  • To prevent the occurrence of timeout in a station cache held in a network repeater and to prevent a video packet from being transferred to communication equipment except for a receiving side video transmitting apparatus.
    ネットワーク中継装置に保持されたステーションキャッシュのタイムアウトを発生させず，かつ受信側の映像伝送装置以外の通信機器に映像パケットを転送させないようにする。 - 特許庁
  • When the trace back is continued after this, since the result is identical to a result of a preceding trace back stored in the trace cache, the control circuit stops the trace back in the step S7.
    これ以降、トレースバックを継続した場合、その結果はトレースキャッシュに記憶されている前回のトレースバックと同一であるので、ステップＳ７において、制御回路は、トレースバックを中止する。 - 特許庁
  • To provide a client device of a server based computing system whose display response to an operation is quick even in the client device in which a cache area is not sufficiently secured, and a program.
    キャッシュ領域が十分確保されていないクライアント装置であっても、操作に対する表示レスポンスが早いサーバベース・コンピューティング・システムのクライアント装置、及びプログラムを提供すること。 - 特許庁
  • To reduce the size of picture data to be stored in a cache data in a web browser at the time of entering large picture data from a www server and to obtain a rough image of a picture.
    Ｗｅｂブラウザにおいて、ＷＷＷサーバからの大きな画像データを取り込む際、Ｗｅｂブラウザ上のキャッシュデータに格納する画像データサイズを少なくし、且つ画像の大まかなイメージを得る。 - 特許庁
  • Then the wavelength resource management apparatus 1 gives an instruction to the WDM nodes 2a, 2d to allow them to establish communication with the contents server 7X and the moving picture distribution cache server 4A.
    次に、波長リソース管理装置１は、ＷＤＭノード２ａ、ＷＤＭノード２ｄに指示を出し、コンテンツサーバ７Ｘ、動画配信キャッシュサーバ４Ａとの間での通信を確立させる。 - 特許庁
  • In a step S14, a piece of processing corresponding to a command inputted in a step S12 is performed by using the variables and stack area stored in the cache memory in the step S6.
    ステップＳ１４において、ステップＳ１２で入力された指令に対応する処理が、ステップＳ６でキャッシュメモリ１１Ａに読み込まれた変数およびスタックエリアを使用して実行される。 - 特許庁
  • When the virtual machine is migrated, a hypervisor 160 of a virtual machine server 100 transmits information of a register and a cache memory of a CPU of the virtual machine, to a virtual machine server 200 as a migration destination.
    仮想マシンを移行させる際に、仮想マシンサーバ１００のハイパーバイザ１６０は、仮想マシンのＣＰＵのレジスタとキャッシュメモリの情報を移行先である仮想マシンサーバ２００に送信する。 - 特許庁
  • To connect arithmetic devices with the minimum number of memory elements, and to certainly perform data transfer by address designation even if minimizing a data number stored in a cache memory.
    演算装置同士を最小の記憶素子数で接続することが可能で、キャッシュメモリに記憶するデータ数を最小にしても確実にアドレス指定によるデータ転送を行えるようにする。 - 特許庁
  • In order to reduce access latency for data from other nodes, a portion of the remote system memory is allocated as a remote memory cache containing data corresponding to data resident in the home system memory.
    他のノードからのデータのアクセス待ち時間を低減するために、リモート・システム・メモリの一部が、ホーム・システム・メモリに内在するデータに対応するデータを含むリモート・メモリ・キャッシュとして割当てられる。 - 特許庁
  • A selector 14 selectively outputs an instruction code stored in an instruction buffer 13 and an instruction code stored in an instruction cache in accordance with the judged result of the judgment unit 12.
    そして、セレクタ１４が、判定器１２の判定結果に応じて、命令バッファ１３に格納される命令コードと命令キャッシュに格納される命令コードとを選択的に出力する。 - 特許庁
  • The cached code B1 is executed, whereby a code APP that is a boot code is read from the storage part 110 to the buffer part 120, and retained in the cache memory while changing the base address.
    そして、キャッシュされたコードＢ１を実行することにより、ブート・コードであるコードＡＰＰをストレージ部１１０からバッファ部１２０に読み込み、ベース・アドレスを変更してキャッシュ・メモリに保持する。 - 特許庁
  • When switching processing to carry out, a processing switching control circuit 10 stores the cache use information of processing to be next carried out from the register group 12 into a first register 10a.
    処理切替え制御回路１０は、実行する処理を切替えるとき、次に実行する処理のキャッシュ使用情報をレジスタ群１２から第１のレジスタ１０ａに格納する。 - 特許庁
  • A transmission side terminal 1 supplies electronic mail constituted of a large capacity of data such as video mail through a transmission side router 2 to a transmission side cache device 3 to temporarily hold it.
    送信側端末装置１は、ビデオメール等のように大容量のデータにより構成される電子メールを、送信側ルータ２を介して、送信側キャッシュ装置３に供給し、一時保持させる。 - 特許庁
  • An instruction analysis part 2 analyzes whether the instruction to be input to the instruction cache 1 is an instruction stored in a specific instruction storage part 21 or not and outputs instruction analysis information.
    命令解析部２は、命令キャッシュ１へ入力される命令が特定命令格納部２１に格納された命令であるかどうかを解析して命令解析情報を出力する。 - 特許庁
  • Consequently, the need to check the parity of address data read out of respective memory blocks 41 to 416 of an address cache RAM 4 is eliminated to greatly decrease circuits which check the parity.
    これによって、アドレスキャシュＲＡＭ４のそれぞれのメモリブロック４_1 〜４_16から読み出されたアドレスデータのパリティチェックが不要となり、パリティチェックを行う回路を大幅に削減することができる。 - 特許庁
  • To provide the HIT/MISS-by-WAY counter which measures the use and operation efficiency of a cache memory composed of more than one WAY and its counting method.
    複数のＷＡＹから構成されるキャッシュメモリにおいて、その使用および動作効率を測定するＷＡＹ別ＨＩＴ/ＭＩＳＳカウンタおよびそのカウント方法を提供する。 - 特許庁
  • The cache purges are often slow. The net effect is that remapping is slower than copying for blocks of data less than 4 to 8 Kbyte.
    多くの場合、このキャッシュの破棄は時間がかかるため、 4 から 8キロバイトより小さいデータブロックに対しては、コピーするよりも再マッピングする方が実質的に遅い、 という結果となります。 - FreeBSD
  • (The write-protect sense is EXPERIMENTAL code in the later kernels)sda: Write Protect is offsda: Mode Sense: 0b 00 00 08sda: assuming drive cache: write throughSCSI device sda: 1003600 512-byte hdwr sectors (514 MB)/dev/scsi/host0/bus0/target0/lun0: p1Attached scsi removable disk sda at scsi0, channel 0, id 0, lun 0Attached scsi generic sg0 at scsi0, channel 0, id 0, lun 0, type 0usb-storage: device scan complete(At this point, the device is generally accessible by mounting /dev/sda1)
    (最近のカーネルではライトプロテクトはEXPERIMENTAL(実験的)コードになります) (通常この時点で、/dev/sda1をマウントしてデバイスにアクセス可能です) - Gentoo Linux
  • To automatically prefetch data in a cache as seamless data without performing an address calculation or determination processing related to loop processing which has been essentially carried out in software in the software.
    本来ソフトウェアで行われてきたループ処理に関わるアドレス計算や判断処理をソフトウェアで行うことなく、かつ自動的に継ぎ目の無いデータとしてキャッシュにプリフェッチする。 - 特許庁
  • To provide a database device capable of efficiently performing parallel processing without a cache while performing exclusive control in a large-scale graph whose structure frequently changes.
    構造が頻繁に変化する大規模なグラフにおいて、キャッシュを用いることなく、排他制御を行いつつ効率よく並列処理を行うことができるデータベース装置を提供すること。 - 特許庁
  • An internal memory or a local session database cache conserves a TCP/IP session information database, and can conserve a storage information session database to an active session of special number.
    内部メモリ又はローカルセッションデータベースキャッシュは、ＴＣＰ／ＩＰセッション情報データベースを保存し、また、特定数のアクティブセッションに対するストレージ情報セッションデータベースも保存することができる。 - 特許庁
  • A cache handoff system includes a first caching proxy operable in the first subnet to supply a content stream in response to a request of the mobile node operable in the first subnet.
    キャッシュ・ハンドオフ・システムは、第１サブネットで動作する移動ノードの要求に応じてストリーミング・コンテンツの供給を行う、第１サブネットで動作する第１キャッシング・プロキシを含んでいる。 - 特許庁
  • In transfer of the data registered in the fingerprint cache from the server side proxy 30 to the client side proxy 40, the hash function and the fingerprint are transferred instead of the reply data.
    サーバ側プロキシ３０からクライアント側プロキシ４０へフィンガープリント・キャッシュに登録されたデータを転送する際には、該ハッシュ関数名と該フィンガープリントとをリプライデータの代わりに転送する。 - 特許庁
  • The function is hooked by a media driver 119, and the media driver writes data larger in size than the data block in a media cache 53 according to the reading operation of one of the data blocks.
    その関数はメディア・ドライバ１１９によりフックされ、メディア・ドライバはいずれかのデータ・ブロックの読み取り動作に応答してデータ・ブロックよりサイズの大きいデータをメディア・キャッシュ５３に書き込む。 - 特許庁
  • To provide a map update system capable of shortening a time needed for map update processing by efficiently using a memory of a limited capacity and ensuring a cache area.
    限られた容量のメモリを効率的に利用してキャッシュ領域を確保することにより、地図の更新処理に要する時間を短縮することが可能な地図更新システムを提供する。 - 特許庁
  • To provide an instruction level simulator for detecting the cache synchronization illegality of a self rewriting program for detecting the generation of a problem before viewing the executed result of an instruction.
    命令実行の結果を見る前に問題が発生していることを検出することを図った自己書き換えプログラムのキャッシュ同期不正を検出する命令レベルシミュレータの提供。 - 特許庁
  • This processor 100 performs accordance decision of an address decided in a break point of a CPU core 101 and an address of a data cache 102 accessed by the CPU core 101 by a comparator 104.
    プロセッサ１００は、ＣＰＵコア１０１のブレークポイントに定められたアドレスと、ＣＰＵコア１０１がアクセスするデータキャッシュ１０２のアドレスとの一致判定を比較器１０４でおこなう。 - 特許庁
  • Moreover, the client side image map processing part holds client side image map picture data in a client side image map picture cache 106 in a data storage part 103 after prioritizing them in advance.
    さらに、クライアントサイドイメージマップ処理部はクライアントサイドイメージマップ画像データをデータ記憶部１０３にあるクライアントサイドイメージマップ画像キャッシュ１０６に、優先付けした上で保持するようにする。 - 特許庁
  • To enable fast memory access by access to an SRAM irrelevantly to whether cache memory constitution of processes performed by a controller of decoding equipment performing various processes is suitable.
    様々な処理を行う復号機器の制御装置において行われる処理のキャッシュメモリ構成の適不適によらず、ＳＲＡＭへのアクセスによって高速メモリアクセスを可能とする事。 - 特許庁
  • To provide a device which actualizes performance improvement by evading the issue postponement of a following instruction due to cache invalidation processing by a vector scatter instruction and performing overtaking control over the vector scatter instruction.
    ベクトルスキャタ命令でのキャッシュ無効化処理による後続命令の発行延期の回避と、ベクトルスキャタ命令の追い越し制御を可能とし、性能向上を実現する装置の提供。 - 特許庁
＜前へ 1 2 .... 90 91 92 93 94 95 96 97 98 .... 115 116 次へ＞

例文データの著作権について