「Cell Array」を含む例文一覧(2610)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 .... 52 53 次へ＞- This device has a memory cell array 1 in which non-volatile memory cells being electrically rewritable.
電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイ１を有する。 - 特許庁 - The memory cell array 21 of each bank 15a to 15d is provided with a storing part 21a.
各バンク１５ａ〜１５ｄのメモリセルアレイ２１には、記憶部２１ａが設けられている。 - 特許庁 - SEMICONDUCTOR DEVICE, DATA RETRIEVAL CIRCUIT, METHOD OF READING MEMORY CELL ARRAY, AND METHOD OF RETRIEVING DATA
半導体装置、データ検索回路、メモリセルアレイ判読方法、およびデータ検索方法 - 特許庁 - NON-VOLATILE MEMORY CELL AND ITS USAGE, MANUFACTURING METHOD, AND NON-VOLATILE MEMORY ARRAY
不揮発性メモリセルおよびその使用方法、製造方法ならびに不揮発性メモリアレイ - 特許庁 - Namely, the pulling force is generated onto the lower surface of the solar cell array 11.
すなわち、太陽電池アレイ１１の下面に対し、取付面側への引力が発生する。 - 特許庁 - BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL, ITS ARRAY AND FABRICATING METHOD
双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁 - To make a chip size small by reducing the layout area of a memory cell array of a semiconductor memory.
半導体メモリのメモリセルアレイのレイアウト面積を小さくし、チップサイズを小さくする。 - 特許庁 - To achieve a semiconductor memory in which bank constitution of a memory cell array can be set optionally.
メモリセルアレイのバンク構成を任意に設定することができる半導体メモリを実現する。 - 特許庁 - A CAM cell array 31 stores a set of coincident entry addresses as the packet filter conditions.
ＣＡＭセルアレイ３１は、一致エントリアドレスの集合をパケットフィルタ条件として格納する。 - 特許庁 - In each of the sub-blocks of an operator cell array, data items having different pattern lengths can be stored.
演算子セルアレイの各サブブロックにおいてはパターン長の異なるデータを格納する。 - 特許庁 - The semiconductor memory device is equipped with; a memory cell array 1; a data buffer 2; and a column switch 5.
半導体記憶装置は、メモリセルアレイ１、データバッファ２及びカラムスイッチ５を備えている。 - 特許庁 - SEMICONDUCTOR MEMORY CELL AND MEMORY ARRAY USING BREAKDOWN PHENOMENA IN ULTRA-THIN DIELECTRIC
超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ - 特許庁 - This device is provided with a memory cell array 11 and a source line driver 13.
不揮発性半導体記憶装置は、メモリセルアレイ１１とソース線ドライバ１３とを備えている。 - 特許庁 - A total capacity of address spaces of the memory cell array becomes 256 unique addresses which are different from one another.
メモリーセルアレーのアドレススペースの総容量は２５６の唯一無二の別々のアドレスとなる。 - 特許庁 - A memory cell array 21 has a plurality of 10×8 memory cells.
メモリセルアレイ２１は、複数である１０行のメモリセルと、複数である８列のメモリセルとを有する。 - 特許庁 - The corrected data retained in the page register 22 is written to the memory cell array 21.
ページレジスタ２２に保持されている訂正済みのデータは、メモリセルアレイ２１に書き込まれる。 - 特許庁 - The power source pad 20 and a sense amplifier 12A are arranged at one end of a memory cell array 11.
メモリセルアレイ１１の一端には、電源パッド２０とセンスアンプ１２Ａが配置されている。 - 特許庁 - To prevent information of a memory cell array block from being rewritten or erased erroneously or illegally.
メモリセルアレイブロックを間違ってまたは不正にする情報の書換えや消去を防止する。 - 特許庁 - The memory cell array 1 of each memory core is divided into plural blocks Bi for each erasion unit.
各メモリコアのメモリセルアレイ１は、消去単位毎に複数のブロックＢｉに分割される。 - 特許庁 - The cross point cell array 1 is provided with a plurality of memory cells 2 and a plurality of dummy cells 8.
クロスポイントセルアレイ１は，複数のメモリセル２と，複数のダミーセル８とを備えている。 - 特許庁 - MEMORY CIRCUIT WITH REDUNDANT MEMORY CELL ARRAY SIMPLE IN SHIPPING TEST AND REDUCED IN ELECTRIC POWER CONSUMPTION
出荷試験が簡単で消費電力を削減した冗長メモリセルアレイ付きメモリ回路 - 特許庁 - At least one of the dummy word line and the dummy bit line is disposed outside the memory cell array.
ダミーワード線及びダミービット線の少なくとも１つはメモリセルアレイの外部に配置される。 - 特許庁 - Different sub decode signals are supplied to respective blocks BL_1-BL_m, constituting a memory cell array.
メモリセルアレイを構成している各ブロックＢＬ_1〜ＢＬ_mに異なるサブデコード信号を供給する。 - 特許庁 - An memory array 10 is divided into a plurality of memory cell blocks 50 with m rows and n columns.
メモリアレイ１０は、ｍ行×ｎ列の複数のメモリセルブロック５０に分割される。 - 特許庁 - A plurality of banks are provided, and the banks are provided with a CAM cell array and a latency control circuit.
複数のバンクを備え、バンクはＣＡＭセルアレイとレイテンシ制御回路とを備える。 - 特許庁 - A memory includes: a memory cell array which stores data therein; and a write driver which writes data to memory cells.
メモリは、データを記憶するメモリセルアレイと、メモリセルにデータを書き込むライトドライバとを備える。 - 特許庁 - To provide a memory system in which access can be performed even when a memory cell array is put in a busy state.
メモリセルアレイがビジー状態のときでもアクセスが可能なメモリシステムを提供する。 - 特許庁 - To provide an integrated circuit with a memory cell array and a method for forming the same.
メモリセルアレイを備えた集積回路、および集積回路の形成方法を提供する。 - 特許庁 - To reduce influence of proximity effect caused by high density characteristics of the memory cell array.
メモリ・セル・アレイの配列の稠密特徴が引起こす近接効果の影響を減らす。 - 特許庁 - To safely promote the simplification of connection work between a cell array and a power system.
電池アレイと電力系統との間の結線作業の簡素化を安全に促進すること。 - 特許庁 - The parity generator generates a second parity for data read from the cell array.
パリティー発生器は、セルアレイから読み取られたデータについての第２のパリティーを生成する。 - 特許庁 - An ECC circuit corrects data read from the memory cell array based on redundant data.
ＥＣＣ回路は、メモリセルアレイから読み出されたデータを冗長データに基づいて訂正する。 - 特許庁 - QUANTUM DOT-BASED MAGNETIC RANDOM ACCESS MEMORY CELL, ARRAY THEREOF AND MANUFACTURING METHOD THEREFOR
量子ドットをベースにした磁気ランダムアクセスメモリセルとそのアレイ、および、これらの製造方法 - 特許庁 - The global line is connected to the reading and writing control part from an one end of the cell array column.
グローバル線は、セルアレイの列の一端からされ、読み書き制御部に接続されている。 - 特許庁 - This integrated circuit device 10 includes a memory cell array 522 and a read control circuit 523.
集積回路装置（１０）は、メモリセルアレイ（５２２）と読み出し制御回路（５２３）とを含む。 - 特許庁 - The data storage circuit 10 and the memory cell array 1 are formed on the same well region 56.
データ記憶回路１０とメモリセルアレイ１は同一のウェル領域５６上に形成される。 - 特許庁 - Hydrogen barrier films 42 and 44 are formed at least over the memory cell array 100.
少なくともメモリセルアレイ１００の上に、水素バリア膜４２，４４が形成されている。 - 特許庁 - The X-ray detector assembly includes a detector cell array connected between two rails.
Ｘ線検知器組立体は、２つのレールの間に連結された検知器セルのアレイを含む。 - 特許庁 - The base of the memory cell array 11 is set lower than the base of the peripheral circuit 12.
そして、メモリセルアレイ１１の底面は、周辺回路１２の底面より低く設定される。 - 特許庁 - The writing circuit (24) for a large-scale array (10) of a memory cell (12) of the magnetic random access memory(MRAM) device (8).
磁気ランダムアクセスメモリ(MRAM)デバイス(8)のメモリセル(12)の大規模なアレイ(10)のための書き込み回路(24)。 - 特許庁 - The memory cell array part includes a first memory string, a second memory string and an element isolation insulator layer.
メモリセルアレイ部は、第１メモリストリングと、第２メモリストリングと、素子分離絶縁層と、を含む。 - 特許庁 - DNA ARRAY BINDING CELL SURFACE MARKER GENES OF HUMAN AND RAT, AND APPLICATION THEREOF
ヒトおよびラットの細胞表面マーカー遺伝子を結合したＤＮＡアレイとその用途 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE HAVING DIVIDED CELL ARRAY, AND ACCESSING METHOD FOR MEMORY CELLS OF THIS DEVICE
分割されたセルアレーを有する半導体メモリ装置及びこの装置のメモリセルアクセス方法 - 特許庁 - The region is formed between the cell array part and a peripheral circuit part.
このノイズ電荷吸収領域はセルアレイ部と周辺回路部との間に形成される。 - 特許庁 - The semiconductor non-volatile memory cell array has a plurality of semiconductor non-volatile memory cells.
半導体不揮発性メモリセルアレイは、複数個の半導体不揮発性メモリセルを有している。 - 特許庁 - To enable calculation of the yield of a memory cell array to which a redundancy repair is provided.
冗長救済が施されたメモリセルアレイの歩留まりを算出できるようにする。 - 特許庁 - The photovoltaic power generator is provided with the solar cell array 11, a supporting mount 12, and a projected structure 13a.
太陽電池アレイ１１、支持架台１２及び凸状構造物１３ａを有する。 - 特許庁 - A redundancy memory cell array 31 has a plurality of blocks, each block has a plurality of memory cells.
リダンダンシーメモリセルアレイ３１は、複数ブロックを有し、各ブロックは複数のメモリセルを有する。 - 特許庁 - The semiconductor memory apparatus is provided with a main cell array 21 constituted of a plurality of memory cell arrays 21-1 to 21-4, an RD cell array 22 shared by these memory cell arrays, a compensating capacitor Cbadd, and switching circuits 24-1 to 24-4.
半導体記憶装置は、複数のメモリセルアレイ２１−１〜２１−４で構成されたメインセルアレイ２１、これらのメモリセルアレイで共用されるＲＤセルアレイ２２、補正容量Ｃｂａｄｄ及び切替回路２４−１〜２４−４を備えている。 - 特許庁 - The spare memory part 19 is provided with a spare cell array 17 provided as a spare of the memory cell array 7 having a plurality of nonvolatile spare cells 39, a nonvolatile second reference cell 13 being reference, and a second sense amplifier 15 reading out data of the spare cell 39 based on an output of the spare cell 39 and an output of the second reference cell 13.
予備記憶部１９は、メインセルアレイ７の予備として設けられ複数の不揮発性スペアセル３９を有するスペアセルアレイ１７と、基準となる不揮発性第２リファレンスセル１３と、スペアセル３９の出力と第２リファレンスセル１３の出力とに基づいてスペアセル３９のデータを読み出す第２センスアンプ１５とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
