「Cell Array」を含む例文一覧(2610)
＜前へ 1 2 .... 7 8 9 10 11 12 13 14 15 .... 52 53 次へ＞- A region for absorbing noise charges in a substrate is formed around a cell array part.
セルアレイ部の周りに基板内のノイズ電荷を吸収する領域を形成する。 - 特許庁 - The light shielding part 201 shuts light radiated to an array cell substrate by the folding part.
遮光部２０１は、折り返し部がアレイ・セル基板に放射する光を遮光する。 - 特許庁 - In a memory cell array, a plurality of memory cells having ferroelectric capacitors are arranged.
メモリセルアレイは、強誘電体キャパシタを有する複数のメモリセルが配列されている。 - 特許庁 - SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREFOR, CELL ARRAY AND MANUFACTURING METHOD THEREFOR
半導体装置、半導体装置の製造方法、セルアレイ及びセルアレイの製造方法 - 特許庁 - MAGNETIC MEMORY CELL, ITS FORMING METHOD, MAGNETIC MEMORY ARRAY, AND ITS MANUFACTURING METHOD
磁気メモリセルおよびその形成方法ならびに磁気メモリアレイおよびその製造方法 - 特許庁 - A semiconductor memory 10 comprises a memory cell array 11 and a data mask control part 101.
半導体メモリ１０は、メモリセルアレイ１１とデータマスク制御部１０１とを備える。 - 特許庁 - In the device there is provided with a memory cell array 300 having word lines and bit lines with fixed pitches.
不変ピッチのワード線及びビット線を持つメモリ・セル・アレイ（３００）を開示した。 - 特許庁 - NONVOLATILE SEMICONDUCTOR MEMORY UNIT WITH BIT LINE EXTENDING IN ONE DIRECTION ON CELL ARRAY
セルアレイの一方向に延在するビットラインを有する不揮発性半導体メモリ装置 - 特許庁 - A replica cell array 20 includes a plurality of replica circuits 21 having replica cells RC.
レプリカセルアレイ２０は、レプリカセルＲＣを含む複数個のレプリカ回路２１を有する。 - 特許庁 - The magnetic storage contains a memory cell array arranging magnetoresistance-effect elements in a line.
磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイを含む。 - 特許庁 - A memory cell array 30 is divided into a plurality of banks along a row direction.
本発明のメモリセルアレイ３０は、列方向に沿って複数のバンクに分割される。 - 特許庁 - MULTIVALUED-RECORDING PHASE-CHANGE MEMORY ELEMENT, MULTIVALUED-RECORDING PHASE-CHANGE CHANNEL TRANSISTOR, AND MEMORY CELL ARRAY
多値記録相変化メモリ素子、多値記録相変化チャンネルトランジスタおよびメモリセルアレイ - 特許庁 - A memory cell array 10 has a plurality of memory cells MC and dummy memory cells DMC.
メモリセルアレイ１０は、複数のメモリセルＭＣおよびダミーメモリセルＤＭＣを有する。 - 特許庁 - To suppress signal delay in a memory cell array configuration having multi-divided bit lines.
ビット線が多分割されたメモリセルアレイ構成においても、信号遅延を抑制する。 - 特許庁 - Provided are an apparatus and a method for managing an array of multi-level cell (MLC) memory cells.
マルチレベルセル（ＭＬＣ）メモリセルのアレイを管理するための装置および方法である。 - 特許庁 - A word line is connected respectively to each memory cell 13 in each sub-array 12.
各サブアレイ１２内の、各メモリセル１３にはワード線ＷＬをそれぞれ接続する。 - 特許庁 - In a memory cell array ARY, plural memory cells C1, C1B, Cn, CnB are arranged in a matrix state.
メモリセルアレイＡＲＹは、複数のメモリセルＣ１，Ｃ１Ｂ，Ｃｎ，ＣｎＢがマトリクス状に配置されている。 - 特許庁 - The selection parts 3 and 4 select at least two selection cells from the memory cell array 2.
選択部３，４は、メモリセルアレイ２から少なくとも二つの選択セルを選択する。 - 特許庁 - This semiconductor integrated circuit is provided with a memory cell array and a sense amplifier band.
本発明による半導体集積回路は、メモリセルアレイとセンスアンプ帯とを備える。 - 特許庁 - A semiconductor storage device 100 is provided with a chip 10 having a memory cell array.
メモリセルアレイを有するチップ１０を備える半導体記憶装置１００である。 - 特許庁 - The regular cell array has sector regions 210 of N pieces divided in the row direction.
レギュラーセルアレイは、行方向で分割されたＮ個のセクタ領域２１０を有する。 - 特許庁 - The semiconductor memory device is provided with: a memory circuit 21 storing a plurality of redundancy information used for replacing a defective cell existing in a memory cell array 11 with a redundant cell in the redundant cell array 12; and a transfer control part 23 rearranging the plurality of redundancy information and transferring new redundancy information to a circuit block 100 including the memory cell array 11 and the redundant cell array 12.
半導体記憶装置は、メモリセルアレイ１１内に存在する不良セルを冗長セルアレイ１２内の冗長セルと置き換えるために使用される複数のリダンダンシ情報を記憶する記憶回路２１と、前記複数のリダンダンシ情報を並び替え、且つ前記メモリセルアレイ１１と前記冗長セルアレイ１２とを含む回路ブロック１００に新たなリダンダンシ情報を転送する転送制御部２３とを具備する。 - 特許庁 - To provide a solar cell module, a solar cell array, a solar cell integrated with building material, a solar cell integrated with wall material, and a solar cell integrated with roof in which adhesion of snow to the surface of the solar cell module can be improved.
太陽電池モジュール表面への雪付着性を改善することができる太陽電池モジュール、太陽電池アレイ、建材一体型太陽電池、壁材一体型太陽電池、及び屋根一体型太陽電池を提供する。 - 特許庁 - A memory cell transistor array 101 includes a plurality of memory cell transistors 100 capable of electrically writing and erasing data.
メモリセルトランジスタアレイ１０１は、電気的にデータの書き込みおよび消去が可能な複数のメモリセルトランジスタ１００を有する。 - 特許庁 - To provide a semiconductor memory device in which a dummy memory cell is arranged on the out side of a memory cell array without increasing a chip size.
チップサイズを増大させることなく、メモリセルアレイの外部にダミーメモリセルを配置した半導体記憶装置を提供する。 - 特許庁 - To provide an image sensor including: an open window cell; and a color filter array in which a monochromatic color filter cell is arranged repetitively.
オープンウィンドウセルと単色カラーフィルターセルが反復的に配列されるカラーフィルターアレイを含むイメージセンサーを提供する。 - 特許庁 - This semiconductor memory is provided with plural redundant column cell arrays for replacing a defective bit line for a memory cell array 101.
メモリセルアレイ１０１に対してその不良ビット線を置換するための複数カラムの冗長セルアレイ２０１を備える。 - 特許庁 - An associative memory cell array CAM- ARY and a test block TB are provided corresponding to each of sub memory cell arrays 100.0-100.3.
各サブメモリセルアレイ１００．０〜１００．３に対応して、連想メモリセルアレイＣＡＭ＿ＡＲＹとテストブロックＴＢが設けられる。 - 特許庁 - A memory device 100 comprises a memory cell array 10 constituted by laminating two memory cell arrays of different types.
メモリ装置１００は、互いに異なる種類の２つのメモリセルアレイを積層して構成されたメモリセルアレイ１０を備える。 - 特許庁 - A dual port DRAM cell of a memory cell array circuit 110 has two ports and a bit line is connected to each of the ports.
メモリセルアレイ回路１１０のデュアルポートＤＲＡＭセルは２つのポートを有し、各ポートにビット線が接続されている。 - 特許庁 - To provide a solar cell module and a solar cell array capable of long term operation through a structure for preventing water from standing.
水がたまらない構造により長期間作動が可能な太陽電池モジュールおよび太陽電池アレイを提供する。 - 特許庁 - To provide a semiconductor storage device in which activation timing of sense amplifiers included in cell arrays can be set for each cell array.
セルアレイに含まれるセンスアンプの活性化タイミングを、セルアレイ毎に設定できる半導体記憶装置を提供する。 - 特許庁 - The write control section 1 can set storage information on each memory cell individually in the memory cell array 6.
書き込み制御部１は、メモリセルアレイ６における各メモリセルの記憶情報を個別に設定することが可能である。 - 特許庁 - SOLAR CELL MODULE ARRAY, INSTALLATION STRUCTURE THEREFOR, INSTALLATION METHOD FOR SOLAR CELL MODULE, AND SOLAR POWER GENERATING SYSTEM
太陽電池モジュールアレイ、太陽電池モジュールアレイの設置構造、太陽電池モジュールの設置方法及び太陽光発電システム - 特許庁 - To apply voltage that polarity can be reversed to only a memory cell of an object in which data are written, in a memory cell array.
メモリセルアレイ中、データを書き込む対象のメモリセルだけに、分極の反転が可能な電圧が印加されるようにする。 - 特許庁 - Addresses of each memory cell MC constituting a memory cell array are selected by decoding the address signal by a decoder.
このアドレス信号をデコーダでデコードすることにより、メモリセルアレイを構成する各メモリセルＭＣのアドレスが選択される。 - 特許庁 - The on-chip bypass capacitor may also be a part of the chip which further includes a memory cell array containing at least one cell capacitor.
オンチップバイパスキャパシタは少なくとも一つのセルキャパシタを含むメモリセルアレイをさらに含むチップの一部でもありうる。 - 特許庁 - To provide a self-aligning method for forming a downsized memory cell, and to provide a memory cell array formed by using the same.
減少サイズのメモリセルを形成する自己整列方法及びそれにより形成されたメモリセルアレーを提供する。 - 特許庁 - Thus, since the distance between the memory cell MC1A and the memory cell MC8A can be reduced, the occupation area of the whole of a memory cell array can be reduced.
これにより、メモリセルＭＣ１Ａ〜メモリセルＭＣ８Ａ間の間隔を狭めることができるので、メモリセルアレイ全体の占有面積を縮小化することができる。 - 特許庁 - The magnetic random access memory is provided with a reference cells in a memory cell array 11 and is constituted in such a manner that the data of the reference cell in the readout is inverted to prevent the data of the selected cell from changing.
メモリセルアレイ１１に参照セルを設け、読み出し時に参照セルのデータを反転し、選択セルのデータを変化させないようにしている。 - 特許庁 - PHASE CHANGE TYPE NONVOLATILE MEMORY CELL, MEMORY ARRAY USING PHASE CHANGE TYPE NONVOLATILE MEMORY CELL AND METHOD FOR RECORDING INFORMATION IN PHASE CHANGE TYPE NONVOLATILE MEMORY CELL
相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法 - 特許庁 - A memory cell used for a memory cell array 27 is not made to be in an over erasure state even if applying an erasing pulse to a first cell for 300 ms is performed four times.
メモリセルアレイ２７に用いられるメモリセルは、ファーストセルに３００ms間の消去パルス印加を４回行ってもオーバーイレース状態にはならない。 - 特許庁 - An antenna can be provided by a patch cell 210a (a patch cell array comprising two or more patch cells) or by a patch cell stack comprising two or more patch cells.
アンテナは、パッチセル２１０ａ（２以上のパッチセルから成るパッチセルアレイ）によって、または、２以上のパッチセルから成るパッチセルスタックにより提供される。 - 特許庁 - A method for designing a semiconductor memory device includes a first step of designing a first semiconductor memory device including a first number of cell array blocks, and a second step of designing a second semiconductor memory device including a second number of cell array blocks smaller than the first number by reducing a predetermined number of cell array block of the first number of the cell array block.
半導体記憶装置の設計方法は、第１の数のセルアレイブロックを含む第１の半導体記憶装置を設計する第１の段階と、第１の数のセルアレイブロックのうちの所定数のセルアレイブロックを削除することで第１の数より少ない第２の数のセルアレイブロックを含む第２の半導体記憶装置を設計する第２の段階を含む。 - 特許庁 - A redundancy discriminating section 1200.0 stores previously a defective memory cell address in a regular memory cell array, and selects a redundancy memory cell instead of the regular memory cell in a normal operation mode.
冗長判定部１２００．０は、正規メモリセルアレイ中の不良メモリセルアドレスを予め記憶し、通常動作モードにおいて、正規メモリセルの代わりに冗長メモリセルを選択する。 - 特許庁 - When writing data to the first memory cell of the memory cell array, the control circuits 8 and 9 vary a writing level on the basis of write data which is to be written to a second memory cell adjacent to the first memory cell.
制御回路８，９は、メモリセルアレイの第１メモリセルに書き込むとき、第１メモリセルに隣接する第２メモリセルに書き込む書き込みデータに基づき、書き込みレベルを変える。 - 特許庁 - To make it possible to reserve a region for wiring connected to cells of an outside cell string without causing an array pitch of cells in an inside cell string to be larger than the array pitch of the cells of the outside cell string in the case where shapes of the cells in the inside cell string and the outside cell string are the same.
内側のセル列と外側のセル列とでセルの形状が同じ場合において、内側のセル列におけるセルの配列ピッチを外側のセル列におけるセルの配列ピッチより大きくしなくても外側のセル列のセルに接続される配線のための領域を確保することができる。 - 特許庁 - To provide a high density, bidirectional reading/programming nonvolatile memory cell and its array.
高密度な双方向性読出し／プログラム不揮発性メモリセル及び配列を提供する。 - 特許庁 - In addition, the foregoing many voltage control circuits are arranged on one-side region of the cell array.
そして、前記多数の電圧制御回路は、前記セルアレイの一側領域に配置される。 - 特許庁 - The data storage device (10) comprising a new resistive cross point memory cell array (12) and a manufacturing method therefor are provided.
新規な抵抗性交点メモリセルアレイ(12)を含むデータ記憶デバイス(10)とその製造方法。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
