「Cell Array」を含む例文一覧(2610)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 52 53 次へ＞- To facilitate an electric connection between a memory cell array and a peripheral circuit.
メモリセルアレイと周辺回路との電気的接続を容易にする。 - 特許庁 - Thereafter, the precharge is finished, and a memory cell array 1 is read.
その後プリチャージは終了し、メモリセルアレイ１の読み出しを行う。 - 特許庁 - To prevent the levitation of a solar cell array by a simple structure, and to prevent the deterioration of power generating efficiency of the solar cell array.
太陽電池アレイが浮き上がることを簡易な構造により防止し、かつ太陽電池アレイの発電効率の低下を防止する。 - 特許庁 - To accurately evaluate the characteristics of a cell in a flash memory array.
フラッシュメモリアレイ中におけるセルの特性を正確に評価する。 - 特許庁 - A data storage device (8) comprises the resistive intersection array (10) of a memory cell (12).
データ記憶デバイス(8)は、メモリセル(12)の抵抗性交点アレイ(10)を含む。 - 特許庁 - Data for operation are stored in a CAM cell array 1.
ＣＡＭセルアレイ１には、演算対象となるデータが格納される。 - 特許庁 - A memory-cell array 21 of the nonvolatile memory 20 is divided into a plurality of banks and a control memory area is allocated inside the memory-cell array 21.
不揮発性メモリ２０のメモリセルアレイ２１を複数のバンクに分割して、メモリセルアレイ２１内に制御メモリ領域をアロケートする。 - 特許庁 - A memory cell array comprises memory cells arrayed in row and column.
メモリセルアレイは、ロー及びカラムに配列されたメモリセルを有している。 - 特許庁 - Data read from a memory cell array 21 is held in a page register 22.
メモリセルアレイ２１から読み出したデータは、ページレジスタ２２に保持される。 - 特許庁 - The semiconductor memory is provided with a memory cell array including dynamic memory cells.
半導体メモリは、ダイナミックメモリセルを有するメモリセルアレイを有する。 - 特許庁 - For example, a memory cell array 11 is divided into plural sub-arrays 12.
たとえば、メモリセルアレイ１１を複数個のサブアレイ１２に分割する。 - 特許庁 - A nonvolatile storage device includes a memory cell array and a control circuit.
不揮発性記憶装置はメモリセルアレイと制御回路とを備える。 - 特許庁 - To electrically isolate a virtual ground type memory cell array region and a virtual ground type dummy cell array region by suppressing increase in the chip size.
チップサイズの増加を抑えて、仮想接地型メモリセルアレイ領域と仮想接地型ダミーセルアレイ領域とを電気的に分離すること。 - 特許庁 - An erasure circuit erases data of the memory cell array in a block unit.
消去回路は、メモリセルアレイのデータをブロック単位に消去する。 - 特許庁 - The control unit 4 can replace the normal memory cell array by a portion of a plurality of redundancy memory cells constituting the redundancy memory cell array.
制御部４は、冗長メモリセルアレイを構成する複数の冗長メモリセルの一部で、正規メモリセルアレイを置換することが可能である。 - 特許庁 - More concretely, a ring oscillator is formed on the memory cell array, including the test cells arranged at least at the four corners of the memory cell array.
具体的には、メモリセルアレイ上で、少なくともメモリセルアレイの４隅に配置されたテスト用のセルを含むリングオシレータを形成する。 - 特許庁 - A second PROM cell array stores one data group or more corresponding to the portion of the address stored in the first PROM cell array.
第２のＰＲＯＭセルアレイは、第１のＰＲＯＭセルアレイに記憶されるアドレスの一部に対応する１つ以上のデータ群を記憶する。 - 特許庁 - The second ferroelectric memory 200 comprises a second memory cell array 210.
第２強誘電体メモリ２００は、第２メモリセルアレイ２１０を含む。 - 特許庁 - At the time of a test, first, specific data is written in a memory cell array 30.
テスト時には、まず、メモリセルアレイ３０に特定のデータを書き込む。 - 特許庁 - SUBSTRATE FOR HIGH DENSITY CELL ARRAY, PRODUCTION METHOD, AND METHOD FOR USING THE SAME
高密度細胞アレイ用基板、製造法、及びその利用方法 - 特許庁 - A memory cell array 1 has a plurality of memory cells for storing a plurality of bits in one memory cell.
メモリセルアレイ１は、１つのメモリセルに複数ビットを記憶する複数のメモリセルを有している。 - 特許庁 - MEMORY CELL STRUCTURE, MEMORY CELL ARRAY, MEMORY DEVICE, MEMORY CONTROLLER, MEMORY SYSTEM, AND METHOD OF OPERATING THE SAME
メモリセル構造、メモリセルアレイ、メモリ装置、メモリ制御器、メモリシステム及びこれらを動作する方法 - 特許庁 - A memory cell array block 202 outputs a data signal of a memory cell through an I/O line 216.
メモリセルアレイブロック２０２は、メモリセルのデータ信号をＩ／Ｏライン２１６を介して出力する。 - 特許庁 - A memory device 50 having an intersection array 100 of a memory cell 130 is provided with a temperature sensor 150 and a reference memory cell 160.
メモリセル(130)の交点アレイ(100)を有するメモリデバイス(50)は、温度センサ(150)と基準メモリセル(160)を備える。 - 特許庁 - A memory cell array 100 is divided into first and second sub- memory cell arrays 100.1 and 100.2.
メモリセルアレイ１００は、第１および第２のサブメモリセルアレイ１００．１および１００．２に分割される。 - 特許庁 - The memory device includes a reference cell array and a plurality of banks each of which includes a memory cell.
本発明によるメモリ装置は、基準セルアレイと各々がメモリセルを含む複数個のバンクを含む。 - 特許庁 - SOLAR CELL MODULE ARRAY, MANUFACTURING METHOD THEREFOR, SOLAR CELL MODULE AND MANUFACTURING METHOD THEREFOR
太陽電池モジュールアレイ及びその製造方法、並びに太陽電池モジュール及びその製造方法 - 特許庁 - A sense amplifier unit 3a detects data read from a selected memory cell MC of the memory cell array.
センスアンプユニット３ａは、メモリセルアレイの選択されたメモリセルＭＣから読み出されたデータを検知する。 - 特許庁 - MEMORY CELL UNIT, NONVOLATILE SEMICONDUCTOR MEMORY DEVICE HAVING IT AND DRIVING METHOD OF MEMORY CELL ARRAY
メモリセルユニット、それを備えてなる不揮発性半導体記憶装置及びメモリセルアレイの駆動方法 - 特許庁 - To provide a closed array for a fuel cell stack and a manufacturing process for such a closed array.
燃料電池スタック用の密閉配列とこのような密閉配列を製造するための工程の提供。 - 特許庁 - The image sensor camera 1 includes a main lens 11, a shutter 12, a microlens array 13, and an image cell array 14.
画像センサカメラ１は、メインレンズ１１と、シャッター１２と、マイクロレンズアレイ１３と、撮像セルアレイ１４とを含む。 - 特許庁 - The optical sensor array substrate 23 is made to oppose a TFT array substrate 22 and is laminated thereto so as to form a liquid crystal cell 21.
光センサアレイ基板23をＴＦＴアレイ基板22に対向させて貼り合わせて液晶セル21とする。 - 特許庁 - The NAND type flash memory element comprises a cell array area 100b composed of first, second cell blocks B1, B2, a row decoder 300b driving the cell array area 100b.
ナンド型フラッシュメモリ素子は第１、第２セルブロックＢ１、Ｂ２から構成されたセルアレイ領域１００ｂと、セルアレイ領域１００ｂを駆動させるロウデコーダ３００ｂとを含む。 - 特許庁 - The semiconductor memory device includes memory cell array areas 201, 202, a peripheral circuit area 301 arranged between the memory cell array areas, a pad row 101 arranged between the memory cell array area 201 and the peripheral circuit area, and a pad row 102 arranged between the memory cell array area 202 and the peripheral circuit area.
メモリセルアレイ領域２０１，２０２と、これらの間に配置された周辺回路領域３０１と、メモリセルアレイ領域２０１と周辺回路領域との間に配置されたパッド列１０１と、メモリセルアレイ領域２０２と周辺回路領域との間に配置されたパッド列１０２と、を備える。 - 特許庁 - The phase-change memory device includes a first mode set to activate, when boundary crossing occurs in a burst mode, both of one word line of a first phase-change memory cell array and one word line of a second phase-change memory cell array, and read data from the first phase-change memory cell array and the second phase-change memory cell array.
バーストモードで境界交差が発生する場合、第１相変化メモリセルアレイの１本のワードラインと第２相変化メモリセルの１本のワードラインとを共に活性化させ、第１相変化メモリセルアレイと第２相変化メモリセルアレイとからデータを読出す相変化メモリ装置の第１モードを設ける。 - 特許庁 - The testing cells opening drains for all bit lines of the memory cell array are provided on the testing cell array as an open cell, and the open cell is arranged on at least a place at every bit line.
テスト用セルアレイにはメモリセルアレイのビット線の全てに対してドレインをオープンにするテスト用セルがオープンセルとして備えられており、オープンセルはビット線毎に少なくとも一か所配置されている。 - 特許庁 - A plurality of memory cells are arranged in a matrix state in a memory cell array 1, the memory cell array 1 has a memory cell MC1 to be read out and memory cells MC2 to MC4 arranged adjacent to the memory cell 1.
メモリセルアレイ１には複数のメモリセルが行列状に配列されており、メモリセルアレイ１は、読み出し対象のメモリセルＭＣ１と、メモリセルＭＣ１に隣接して配置されたメモリセルＭＣ２〜ＭＣ４を有する。 - 特許庁 - To provide a solar cell foundation block capable of precisely and simply adjust the height of a solar cell array even if the ground is not uniformly settled, and to provide the solar cell array and a solar cell system.
地盤が不均一に沈下しても精度よく簡便に太陽電池アレイの高さを調節することができる太陽電池基礎ブロック、太陽電池アレイ及び太陽電池システムを提供する。 - 特許庁 - Each DRAM 10 comprises a memory cell array 50, saving address register 12, 14 for storing the defective address information, and a redundant memory cell 11 to be substituted for a defective memory cell in the memory cell array 50.
ＤＲＡＭ１０は、メモリセルアレイ５０と、不良アドレス情報を格納するための救済アドレスレジスタ１２、１４と、メモリセルアレイ５０の欠陥があるメモリセルに対して代替される冗長メモリセル１１と、を有する。 - 特許庁 - The device is provided with a memory cell array 47ma and a reference cell array 47ra in which a plurality of reference cells being reference when information is read are arranged.
メモリセルアレイ４７ｍａと、情報を読み出すとき基準となるリファレンスセルが複数配列されたリファレンスセルアレイ４７ｒａとを備える。 - 特許庁 - Then, a redundancy cell array is selected, in place of the normal cell array, in data-input mode and in data-output mode in accordance with the redundancy shift signal.
そして、リダンダンシシフト信号に応じて、データ入力モードおよびデータ出力モードで、ノーマルセルアレイに代えてリダンダンシセルアレイが選択される。 - 特許庁 - On the other hand, a syndrome signal is generated from the data read out from the memory cell array 1 and the test data read out from the test data memory cell array 2.
一方、メモリセルアレイ１から読み出したデータと検査データメモリセルアレイ２から読み出した検査データとからシンドローム信号を生成する。 - 特許庁 - To provide a spin-torque MRAM cell array of which the area occupied by wirings taken around in the spin-torque MRAM cell array is made small, a spin-torque MRAM device, and a programming method of the spin-torque MRAM cell array.
スピントルクＭＲＡＭセルアレイ中に引き回される配線が占める領域を小さくしたスピントルクＭＲＡＭセルアレイ、スピントルクＭＲＡＭ装置およびスピントルクＭＲＡＭセルアレイのプログラミング方法を提供する。 - 特許庁 - A cell array for evaluating read-disturb and a switch 4 are provided so that an output of a data control line driver 2 is shared with a memory cell array 1.
データ制御線ドライバ２の出力をメモリセルアレイ１と共有するように、リードディスターブ評価用セルアレイおよびスイッチ４が設けられている。 - 特許庁 - The memory layer includes a first memory cell array including memory cells connected to the first wiring; and a second memory cell array that is apposed with the first memory cell array along the first direction and contains memory cells connected to the first wiring.
メモリ層は、第１配線と接続されたメモリセルを含む第１メモリセルアレイ部と、第１メモリセルアレイ部と第１方向に沿って並置され第１配線と接続されたメモリセルを含む第２メモリセルアレイ部と、を含む。 - 特許庁 - The multi-bit non-volatile memory device includes a memory cell array that includes a plurality of memory cells, and a storage unit that is electrically connected to the memory cell array.
マルチ-ビット不揮発性メモリー装置は、複数のメモリーセルを含むメモリーセルアレイとメモリーセルアレイに電気的に連結した記憶ユニットとを含む。 - 特許庁 - The device is provided with a memory cell array, a Y-gating circuit and a page buffer 122.
メモリセルアレイ、Ｙ−ゲーティング回路、およびページバッファ１２２を備える。 - 特許庁 - ISOLATION OF SHORT-CIRCUITED SENSOR CELL FOR HIGHLY RELIABLE OPERATION OF SENSOR ARRAY
センサ・アレイの高信頼性動作のための短絡されたセンサ・セルの隔離 - 特許庁 - INTEGRATED CIRCUIT WITH MEMORY CELL ARRAY AND METHOD FOR FORMING SAME
メモリセルアレイを備えた集積回路および集積回路の形成方法 - 特許庁 - NONVOLATILE MEMORY CELL, ITS PROGRAMING METHOD AND NONVOLATILE MEMORY ARRAY
不揮発性メモリセルおよびそのプログラム方法ならびに不揮発性メモリアレイ - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
