「Cell Array」を含む例文一覧(2610)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 52 53 次へ＞- TCAM CELL, TCAM CELL ARRAY, ADDRESS RETRIEVING MEMORY, RETRIEVING DEVICE FOR NETWORK ADDRESS
ＴＣＡＭセル、ＴＣＡＭセルアレイ、アドレス検索メモリおよびネットワークアドレス検索装置 - 特許庁 - A regular cell array and a redundant cell array respectively have a regular memory cell and redundant memory cell which receive first, second, and third power supply voltages.
レギュラーセルアレイおよび冗長セルアレイは、第１または第２電源電圧と、第３電源電圧とを受けるレギュラーメモリセルおよび冗長メモリセルをそれぞれ有する。 - 特許庁 - For example, a memory cell array comprises a plurality of memory cell units arranged in matrix.
たとえば、メモリセルアレイは、マトリクス状に配置された複数のメモリセルユニットを備える。 - 特許庁 - The memory cell array includes a pre-charge unit 4 that is placed between a plurality of memory cell arrays.
メモリセルアレイは、複数のメモリセルアレイの間に配置されるプレチャージ部４を含む。 - 特許庁 - A memory cell array(100) having a parallel memory planes is developed.
平行なメモリプレーンを持つメモリセルアレイ（１００）が開示される。 - 特許庁 - An array of DRAM memory cell is connected to a plurality of sense amplifiers.
DRAMメモリセルのアレイは複数のセンス増幅器に接続される。 - 特許庁 - At the time of refreshment, one cell array is selected, four blocks in the selected cell array are simultaneously refreshed.
一方、リフレッシュ時においては、一方のセルアレイが選択され、選択されたセルアレイの４つのブロックが同時にリフレッシュされる。 - 特許庁 - METHOD FOR DETECTING THRESHOLD VOLTAGE OF ARRAY CELL, AND MEMORY
アレイセルのしきい値電圧を検出する方法およびメモリ - 特許庁 - To keep flatness of a memory cell array having a lamination structure.
積層構造を有するメモリセルアレイの平坦性を保持する。 - 特許庁 - MIXED RESISTIVE CROSS POINT MEMORY CELL ARRAY AND MANUFACTURING METHOD THEREFOR
混成抵抗性交点メモリセルアレイおよびその製造方法 - 特許庁 - The control gate operates a cell array in NAND arrangement.
制御ゲートがセルの配列をＮＡＮＤ構成で動作する。 - 特許庁 - PHOTOELECTRIC CONVERSION CELL, ARRAY, READING METHOD OF THE SAME, AND CIRCUIT
光電変換セル及びアレイとその読み出し方法と回路 - 特許庁 - A memory cell array 1 is divided into plural blocks BLKi.
メモリセルアレイ１は複数のブロックＢＬＫｉに分けられている。 - 特許庁 - ORGANIC PHOTOELECTRIC CONVERSION ELEMENT, SOLAR CELL, AND OPTICAL SENSOR ARRAY
有機光電変換素子、太陽電池および光センサアレイ - 特許庁 - PHASE CHANGE MEMORY ELEMENT, PHASE CHANGE CHANNEL TRANSISTOR AND MEMORY CELL ARRAY
相変化メモリ素子、相変化チャンネルトランジスタおよびメモリセルアレイ - 特許庁 - To provide a cell array of a memory element having a source strapping.
ソースストラッピングを有する記憶素子のセルアレイを提供する。 - 特許庁 - SRAM CELL, SRAM ARRAY, AND CONTROL METHOD OF SRAM
ＳＲＡＭセル、ＳＲＡＭアレイ、ＳＲＡＭの制御方法 - 特許庁 - The DRAM cell array 24 is accessed only from the DSP 16.
ＤＲＡＭセルアレイ２４は、ＤＳＰ１６のみからアクセスされる。 - 特許庁 - The nonvolatile memory device includes a memory cell array and the page buffer.
不揮発性メモリ装置はメモリセルアレイとページバッファを含む。 - 特許庁 - EQUIPOTENTIAL DETECTING METHOD FOR RESISTIVE CROSS POINT MEMORY CELL ARRAY
抵抗性クロスポイントメモリセルアレイのための等電位検知方法 - 特許庁 - To achieve a bit line twisted structure without increase of a cell array.
セルアレイの増大なく、ビット線ツイスト構造を実現する。 - 特許庁 - DETECTION CELL ARRAY PLATE, ANALYZER, AND SAMPLE PREPARATION METHOD
検出セルアレイプレート、分析装置及び試料作製方法 - 特許庁 - ID CHIP USING MEMORY CELL ARRAY AND GENERATION METHOD OF THE SAME
メモリセルアレイを用いたＩＤチップおよびその生成方法 - 特許庁 - Thereby, variation of characteristics is grasped by the test memory cell array in which rewriting is performed more than that in the memory cell array.
それにより、本体メモリセルアレイに比べ書き換えがより多く行われたテストメモリセルにより特性の変化を把握する。 - 特許庁 - The memory cell array part includes a laminate, a semiconductor layer and a memory film.
メモリセルアレイ部は、積層体、半導体層、メモリ膜を含む。 - 特許庁 - SENSING APPARATUS AND METHOD FOR MULTIBIT MEMORY CELL IN MEMORY ARRAY
メモリアレイのマルチビットメモリセル用検知回路及び検知方法 - 特許庁 - The memory cell array 310 stores normal data and parity data.
メモリセルアレイ３１０はノーマルデータ及びパリティデータを保存する。 - 特許庁 - The memory cell array stores a branch address and a target address.
メモリセルアレイは分岐アドレス及びターゲットアドレスを貯蔵する。 - 特許庁 - The image cell array includes an array of detector cells (18) for generating charges, in response to instant radiation (14) and an array of image cell circuits.
画像セル配列は、瞬間的な放射線（１４）に応答して電荷を発生させる検出器セル（１８）の配列と画像セル回路の配列とを含んでいる。 - 特許庁 - A memory cell array is constituted which includes a first bank having a first local memory cell array and a first local sense amplifier, and a second bank having a second local memory cell array and a second local sense amplifier.
第１ローカルメモリセルアレイと第１ローカルセンスアンプとを備える第１バンクと、第２ローカルメモリセルアレイと第２ローカルセンスアンプとを備える第２バンクとを有するメモリセルアレイを構成する。 - 特許庁 - A memory array is divided into a plurality of cell array blocks, a bit line BL and a word line WL are continuously provided in a cell array block 11, and a memory cell is arranged at the intersection part.
メモリセルアレイは複数のセルアレイブロックに分割され、その一つのセルアレイブロック１１内ではビット線ＢＬとワード線ＷＬが連続的に配設され、その交差部にメモリセルが配置される。 - 特許庁 - In order to address the cell array select the write data to be written into the cell array and to be read out of the cell array, command and/or decided address signals supplied by the memory controller are supplied to the cell array (10), and addressing and selector circuits (11-14).
上記セルアレイ（１０）をアドレス指定し、書き込み、かつ読み出されるデータを選択するために、メモリコントローラから供給されたコマンドおよび／または復号されたアドレス信号が、セルアレイ（１０）とアドレッシングおよびセレクタ回路（１１〜１４）に供給される。 - 特許庁 - CELL CULTURING METHOD USING MICROCHAMBER ARRAY AND CELL CULTURING APPARATUS THEREFOR
マイクロチャンバーアレイを用いた細胞培養方法及び該方法に用いられる細胞培養装置 - 特許庁 - MAGNETIC MEMORY CELL ARRAY, SELECTION METHOD OF MAGNETIC MEMORY CELL WRITE CURRENT AND MAGNETIC RESISTANCE ACCESS MEMORY
磁気メモリセルのアレイ、磁気メモリセル書き込み電流選択方法および磁気抵抗アクセスメモリ - 特許庁 - MAGNETIC TUNNEL JUNCTION TYPE MEMORY CELL AND ITS MANUFACTURING METHOD, AND MAGNETIC TUNNEL JUNCTION TYPE MEMORY CELL ARRAY
磁気トンネル接合型メモリセルおよびその製造方法、磁気トンネル接合型メモリセルアレイ - 特許庁 - SOLAR CELL MODULE PLACEMENT STRUCTURE, SOLAR CELL MODULE ARRAY, AND SOLAR ENERGY POWER GENERATION SYSTEM
太陽電池モジュール設置構造体、太陽電池モジュールアレイ及び太陽光発電システム - 特許庁 - A second boosting circuit 26 is arranged between a memory cell selection circuit 21 and a memory cell array 22.
メモリセル選択回路２１とメモリセルアレイ２２との間に第２昇圧回路２６を設ける。 - 特許庁 - A regular memory cell MC and a dummy cell DMC are arranged continuously in a memory array 10.
正規メモリセルＭＣおよびダミーセルＤＭＣは、メモリアレイ１０に連続的に配置される。 - 特許庁 - To provide an array substrate having a single cell gap with the same characteristics as a substrate having a double cell gap.
単一セルギャップで二重セルギャップと同じ特性を有するアレイ基板を提供する。 - 特許庁 - A memory cell array 110 has the 1T/1C type memory cell arranged in a matrix state.
メモリセルアレイ１１０は、行列状に配置された１Ｔ／１Ｃ型メモリセルを有する。 - 特許庁 - A memory cell array constituting a NAND cell type flash memory has a word line control circuit 2.
ＮＡＮＤセル型フラッシュメモリを構成するメモリセルアレイは、ワード線制御回路２を有する。 - 特許庁 - A memory cell array 10 is provided with a cell node stage potential setting circuit 121 constituting an expansion cell array to make classifying defective causes easy.
不良原因の仕分けを容易にするために、メモリセルアレイ１０に対して拡張セルアレイを構成するセルノード段電位設定回路１２１を設ける。 - 特許庁 - The replacement data cell array 2 stores the replacement data relative to the replacement of the main cell arrays 42 and redundant cell arrays 41.
置換データ用セルアレイ２は、メインセルアレイ４２と冗長セルアレイ４との置換に関する置換データを格納する。 - 特許庁 - To provide a method for sensing a close to ground signal received from an array cell within a memory array.
メモリアレイ内のアレイセルから受信された、接地に近い信号を感知する方法を提供する。 - 特許庁 - METHOD FOR OPERATION OF INTEGRATED CIRCUIT ARRAY OF MEMORY CELL, AND INTEGRATED CIRCUIT
メモリセルの集積回路アレイの動作方法及び集積回路 - 特許庁 - A memory cell array ARY has a plurality of sub-arrays SARY.
メモリセルアレイＡＲＹは、複数のサブアレイＳＡＲＹを有する。 - 特許庁 - MOUNTING METHOD FOR SOLAR CELL ARRAY AND PHOTOVOLTAIC POWER GENERATION FACILITIES
太陽電池アレイの取付工法及び太陽光発電設備 - 特許庁 - To provide a memory device having bit line equalizer in a cell array, and a method for arranging a bit line equalizer in a cell array.
セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法を提供する。 - 特許庁 - This device has a memory cell array formed in a pocket P well region.
ポケットＰウェル領域に形成されたメモリセルアレイを有する。 - 特許庁 - RESISTIVE INTERSECTION ARRAY OF MEMORY CELL HAVING RESISTANCE TO SHORT CIRCUIT
短絡に対して耐性のあるメモリセルの抵抗性交点アレイ - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
