「Cell Array」を含む例文一覧(2610)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 52 53 次へ＞- INSTALLATION SYSTEM OF RACK WALL SURFACE FOR SOLAR CELL ARRAY
太陽電池アレイ用架台壁面設置システム - 特許庁 - GROUND INSTALLATION TYPE SOLAR TRACKING PHOTOVOLTAIC CELL ARRAY
地上設置式太陽追尾型光電池アレイ - 特許庁 - To write a desired data pattern in a parity cell array.
パリティセルアレイに所望のデータパターンを書き込む。 - 特許庁 - The capacitor is disposed just below the memory cell array.
キャパシタは、メモリセルアレイの直下に設けられる。 - 特許庁 - SOLAR CELL ARRAY AND SOLAR POWER GENERATING SYSTEM
太陽電池アレイ及び太陽光発電システム - 特許庁 - MICROWELL ARRAY CHIP AND METHOD OF COLLECTING CELL
マイクロウェルアレイチップおよび細胞の回収方法 - 特許庁 - SOLAR CELL STRUCTURE, SOLAR CELL ARRAY AND PHOTOVOLTAIC POWER GENERATION SYSTEM
太陽電池構造体、太陽電池アレイ及び太陽光発電システム - 特許庁 - SOLAR CELL MODULE, SOLAR CELL ARRAY, AND PHOTOVOLTAIC POWER GENERATION SYSTEM
太陽電池モジュール、太陽電池アレイ、及び太陽光発電システム - 特許庁 - SOLAR CELL MODULE HAVING SELF-SNOW MELTING FUNCTION AND SOLAR CELL ARRAY
自己融雪機能付き太陽電池モジュールおよび太陽電池アレイ - 特許庁 - SOLAR CELL MODULE, SOLAR CELL ARRAY AND SOLAR POWER GENERATION SYSTEM
太陽電池モジュール、太陽電池アレイ及び太陽光発電システム - 特許庁 - ROOF MOUNTING STRUCTURE OF SOLAR CELL MODULE AND SOLAR CELL ARRAY
太陽電池モジュールの屋根取付け構造体及び太陽電池アレイ - 特許庁 - To reduce the time for calculating a repair method for repairing a defective cell of a main memory cell array using a spare cell array.
メインメモリセルアレイの不良セルをスペアセルアレイで救済する救済方法を算出する時間を短縮すること。 - 特許庁 - The cell array has a first cell array portion 101 having a first cell density and a second cell array portion 102 having a second cell density lower than the first cell density in order that the emitter efficiency of the emitter region 11 is lower in a region of the second cell array portion 102 than in a region of the first cell array portion 101.
エミッタ区域１１のエミッタ効率を、第１のセルアレイ部分１０１の領域内よりも第２のセルアレイ部分１０２の領域内において低くするため、セルアレイは、第１のセル密度を有する第１のセルアレイ部分１０１と、第１のセル密度より低い第２のセル密度を有する第２のセルアレイ部分１０２とする。 - 特許庁 - TRANSISTOR, MEMORY CELL ARRAY, AND MANUFACTURING METHOD OF THE TRANSISTOR
トランジスタ、メモリセルアレイ、および、トランジスタ製造方法 - 特許庁 - A memory cell array 36 includes a plurality of memory cells.
メモリセルアレイ３６は、複数個のメモリセルを含む。 - 特許庁 - TRANSISTOR, MEMORY CELL ARRAY AND METHOD OF MANUFACTURING TRANSISTOR
トランジスタ、メモリセルアレイ、及びトランジスタの製造方法 - 特許庁 - A write circuit writes data in the memory cell array.
書き込み回路は、メモリセルアレイにデータを書き込む。 - 特許庁 - CELL ARRAY, ITS OPERATING METHOD AND ITS MANUFACTURING METHOD
セルアレイ、その動作方法及びその製造方法 - 特許庁 - CELL ARRAY FOR ANALOG CIRCUIT AND ANALOG INTEGRATED CIRCUIT
アナログ回路用セルアレイおよびアナログ集積回路 - 特許庁 - A control circuit 7 controls the memory cell array 1.
制御回路７は、メモリセルアレイ１を制御する。 - 特許庁 - The array cells are read by applying an identical voltage to gates of a reference cell and the array cell and comparing outputs to determine the array cell state.
アレイセルはアレイセルと基準セルとのゲートに同一の電圧を与え、出力を比較してアレイセルの状態を判断することによって読出される。 - 特許庁 - A memory cell array has a main body cell array 11 having a plurality of memory cells and a redundancy array 12 having a plurality of redundant cells being replaceable by a memory cell.
メモリセルアレイは、複数のメモリセルを有する本体セルアレイ１１と、メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイ１２とを有する。 - 特許庁 - The constitution of each first memory cell unit on the end side of a memory cell array is made different from that of each memory cell unit on the end side of the memory cell array.
そして、前記第１のメモリセルユニットの前記メモリセルアレイ端側の構成が前記第２のメモリセルユニットと異なることを特徴とする。 - 特許庁 - SOLAR CELL ARRAY, METHOD OF REPAIRING THE SAME, AND SOLAR CELL POWER GENERATING SYSTEM
太陽電池アレイ、その修繕方法及び太陽電池発電システム - 特許庁 - In other preferable embodiment, a memory cell used in the reference cell programming process is an intrinsic cell incorporated in a die comprising a memory cell array, but it is not a cell in the memory cell array.
他の好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、メモリアレイを含むダイ上に搭載されている固有セルであるが、メモリアレイ内のセルではない。 - 特許庁 - FLASH MEMORY, STRUCTURE OF FLASH MEMORY CELL AND ARRAY STRUCTURE
フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造 - 特許庁 - To provide a solar cell array reducing operations of earth work, and a method for constructing the solar cell array.
接地工事の作業を軽減した太陽電池アレイ及び太陽電池アレイの施工方法を提供する。 - 特許庁 - To provide a semiconductor memory device capable of freely changing a DRAM memory cell array into a nonvolatile memory cell array.
ＤＲＡＭメモリセルアレイを自在に不揮発性メモリセルアレイに変更可能な半導体記憶装置を提供する。 - 特許庁 - MEMORY CIRCUIT FOR PREVENTING ELEVATION OF CELL ARRAY POWER SOURCE
セルアレイ電源の上昇を防止したメモリ回路 - 特許庁 - To reduce the resistance of a bit line of a memory cell array and reduce the area of forming the memory cell array.
メモリセルアレイのビット線の低抵抗化を図ると共に、メモリセルアレイの形成面積の縮小化を図る。 - 特許庁 - MEMORY DEVICE HAVING BIT LINE EQUALIZER IN CELL ARRAY, AND METHOD FOR ARRANGING BIT LINE EQUALIZER IN CELL ARRAY
セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法 - 特許庁 - The memory cell array includes at least two memory banks.
メモリセルアレイは、少なくとも二つのメモリバンクを含む。 - 特許庁 - SPIN-TORQUE MRAM CELL ARRAY, SPIN-TORQUE MRAM DEVICE, AND PROGRAMMING METHOD OF SPIN-TORQUE MRAM CELL ARRAY
スピントルクＭＲＡＭセルアレイ、スピントルクＭＲＡＭ装置およびスピントルクＭＲＡＭセルアレイのプログラミング方法 - 特許庁 - To significantly reduce the layout area of a memory cell array and to improve a work margin as the memory cell array.
メモリセルアレイのレイアウト面積を大幅に低減し、かつメモリセルアレイにおける加工マージンを向上させる。 - 特許庁 - MEMORY ARRAY CONTAINING MULTIGATE CHARGE TRAP NONVOLATILE CELL
マルチゲート電荷トラップ不揮発性セルを含むメモリアレイ - 特許庁 - The nonvolatile semiconductor memory which is provided with a memory cell array 3 and a replacement data cell array 2 is used.
メモリセルアレイ３と置換データ用セルアレイ２とを具備する不揮発性半導体記憶装置を用いる。 - 特許庁 - Ferroelectric cells are arranged in an array type in the plurality of memory cell arrays and the RD cell array.
上記複数のメモリセルアレイとＲＤセルアレイには強誘電体セルがアレイ状に配置されている。 - 特許庁 - A cell array 41 in which NAND cells are arranged in an array shape is formed to a p-type cell well 3.
ＮＡＮＤセルがアレイ状に配置されたセルアレイ４１は、ｐ型のセルウェル３に形成されている。 - 特許庁 - A cell array is divided into a plurality of blocks 11, 12.
セルアレイを複数のブロック１１，１２に分割する。 - 特許庁 - To form the data line of an ordinary memory cell on a redundant memory cell array by suppressing the coupling of the data line of the ordinary memory cell array.
通常メモリセルアレイのデータ線のカップリングを抑制し、通常メモリセルアレイのデータ線を冗長メモリセルアレイ上に形成する。 - 特許庁 - SEMICONDUCTOR DEVICE ARRAY HAVING HIGH-DENSITY MEMORY CELL ARRAY AND HIERARCHICAL BIT LINE METHOD
密なメモリセルアレイを有する半導体装置アレイおよび階層ビットライン方式 - 特許庁 - This circuit has a memory cell array 1 having non-volatile memory cells MC and a reference cell array 2, and a data '1' state (a state of current-pull-in) is written in a memory cell MC of the reference cell array 2.
不揮発性のメモリセルＭＣを持つメモリセルアレイ１と、参照セルアレイ２を有し、参照セルアレイ２のメモリセルＭＣには、データ“１”状態（電流引き込みがある状態）に書かれている。 - 特許庁 - To provide a MRAM having a cell array structure being suitable for high integration of a cell.
セルの高集積化に適したセルアレイ構造のＭＲＡＭを提案する。 - 特許庁 - A portion of the cell arrays forms a memory cell array MA that has the cells as memory cells MC, and another portion of the cell arrays forms a reference cell array RA that has the cells as reference cells RC.
一部のセルアレイは、セルをメモリセルＭＣとするメモリセルアレイＭＡ、他の一部のセルアレイがセルを参照セルＲＣとする参照セルアレイＲＡとなる。 - 特許庁 - To provide a MRAM having cell array structure being suitable for high integration of a cell.
セルの高集積化に適したセルアレイ構造のＭＲＡＭを提案する。 - 特許庁 - To provide a means in which data is written surely in a memory cell of a memory cell array, while data stored in other memory cell in the memory cell array can be protected.
メモリセルアレイのメモリセルにデータを確実に書き込む一方で、メモリセルアレイの他のメモリセルにあるデータを保護することが可能な手段を提供する。 - 特許庁 - CELL ARRAY SORTER, METHOD FOR PRODUCING THE SAME AND METHOD FOR SORTING CELL BY USING THE SAME
セルアレイソータ、その製造方法及びそれを用いた細胞ソート方法 - 特許庁 - A memory cell array 1 has multiple block redundancies.
メモリセルアレイ１は、複数のブロックリダンダンシを有している。 - 特許庁 - TOOL FOR ATTACHING PYRANOMETER TO PEDESTAL FOR SOLAR CELL ARRAY
太陽電池アレイ用架台への日射計取付け具 - 特許庁 - To improve stress resistance of a memory cell array.
メモリセルアレイの耐ストレス性を向上できるようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
