「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 110 111 112 113 114 115 116 117 118 .... 274 275 次へ＞- An address generating circuit 12 is controlled by a control signal 17 output form a control means 11, and a parallel pattern 18 is output from a memory 13 by an address signal 16 output from the address generating circuit 12 and the control signal 17 output from the control means 11.
制御手段１１から出力された制御信号１７によりアドレス発生回路１２を制御し、アドレス発生回路１２から出力されたアドレス信号１６と制御手段１１から出力された制御信号１７によりメモリ１３からパラレルパターン１８が出力される。 - 特許庁 - The power window control device 1 is comprised of a registering means (control circuit 2) which can register a parameter necessary for opening/ closing control of a window in an internal memory means 7 when the control device is installed in the vehicle, by inputting a signal from an external inspection machine 17 (inputting a signal via a connector 16 and an in-vehicle LAN).
車両に組み付けられた状態において、ウインドの開閉制御に必要なパラメータを外部の検査機１７からの信号入力（コネクタ１６及び車内ＬＡＮを経由した信号入力）によって内部の記憶手段７に登録可能な登録手段（制御回路２）を設ける。 - 特許庁 - A column control circuit of a memory core control circuit repeats the operation to activate the column selection signal during a specific period in the activation period of an external control signal and forcibly inactivates the column selection signal by synchronizing with the inactivation of the external control signal.
メモリコア制御回路のコラム制御回路は、バースト読み出し動作時に、外部制御信号の活性化期間でコラム選択信号を一定期間活性化させる動作を繰り返し、外部制御信号の非活性化に同期してコラム選択信号を強制的に非活性化させる。 - 特許庁 - To make it possible to rewrite a rewritten control constant to a suitable control constant again without executing boot rewriting even when a control constant stored in a nonvolatile memory capable of electrically erasing and writing data is rewritten to a version which does not suit to a control program.
電気的にデータの消去及び書き込みが可能な不揮発性メモリに格納される制御定数が、制御プログラムに適合しないバージョンのものに書き換えられてしまった場合でも、ブート書き換えを行う必要なく、適合する制御定数に再書き換えできるようにする。 - 特許庁 - When recording start or temporary recording stop release is instructed, a control signal is output from a CC data insertion control part 12, control code data showing 'clear' from a CC data storing memory 13 are read, and the CC data detection and insertion part 11 inserts the control code data as CC data.
録画開始又は録画一時停止解除が指示された場合、ＣＣデータ挿入制御部１２より制御信号を出力し、ＣＣデータ格納メモリ１３より「クリア」を示す制御コードデータを読み出して、ＣＣデータ検出・挿入部１１においてＣＣデータとしてこの制御コードデータを挿入する。 - 特許庁 - A main control board 1 is constituted partitionedly of a first board 1a provided with a memory part for storing a control program, and a CPU for executing the control program, and a second board 1b for receiving a control command from the first board 1a, and for transmitting information from a game board to the first board 1a.
主制御基板１は、制御プログラムを記憶するメモリ部と制御プログラムを実行するＣＰＵとを備える第１基板１ａと、第１基板１ａから制御コマンドを受ける一方、遊技盤からの情報を第１基板に伝える第２基板１ｂとに区分して構成されている。 - 特許庁 - An electronic control unit (ECU) 70 includes a computer and a memory, receives signals representative of various operating parameters of the control system and of the vehicle ground speed and operates to control the EH pilot pressure control valves 52 and a set of right and left solenoid-operated valves 66.
電子制御装置（ＥＣＵ）７０は、計算機および記憶装置を含み、制御システムの様々な操作パラメータおよび自動車対地速度を代表する信号を受信し、ＥＨパイロット圧力制御弁５２と右および左の電磁操作弁の組６６とを制御する。 - 特許庁 - When it is determined that the specific code is arranged in the specific position, the CPU creates printing control data according to priority control data corresponding to the determined specific code and taking precedence of ordinary control data, and stores the printing data in the memory 114 for print discrimination control.
特定コードが印刷データの特定の位置に配置されていると判別した場合には、通常制御データに優先して、判別した特定コードに対応する優先制御データに基づいて印刷制御データを生成して印刷識別制御用メモリ１１４に記憶する。 - 特許庁 - When a power source of the camera 1 is turned on, the control part 8 decides whether to perform the image blur correction by using the control parameter already recorded in the flash memory or newly calculating the control parameter, and performs the image blur correction by using the control parameter based on a result of decision.
そして、制御部８は、カメラ１の電源オン時に、既にフラッシュッメモリに記録されている制御パラメータを使用して像振れの補正を行うか、新たに制御パラメータを算出して像振れの補正を行うかを判定し、判定結果に基づく制御パラメータを使用して像振れの補正を行う。 - 特許庁 - To enable the accurate initialization of the content of individual memory means in a game control means and a put-out control means based on the operation of an operation means by the more accurate put-out control while realizing the quick putting out of game media and moreover, prevent careless miscatching of a control signal.
迅速な遊技媒体の払い出しを実現しつつ、より確実な払出制御を行い、操作手段の操作にもとづいて遊技制御手段および払出制御手段における各記憶手段の内容を確実に初期化し、さらに、制御信号の取りこぼしを防止する。 - 特許庁 - A first control means opens a gate means and sends display data to a second control part to display the data when displaying and closes the gate means to disconnect the connection between the first control means and the inside of the second control means when performing memory access.
第１の制御手段は、表示を行なう場合はゲート手段を開き、第２の制御部に表示データを送り込んで表示を行ない、メモリアクセスを行なう場合はゲート手段を閉じることにより第１の制御手段と第２の制御手段の内部との接続を分断する。 - 特許庁 - This controller 100 of a sewing machine is provided with flash memories 12 and 22 for storing various programs for executing control by control means(for example, CPU 11 and 21) for controlling a control object means such as a motor 14 or a control panel 24 and a memory card 3 for storing a program for rewriting.
モータ１４や操作パネル２４などの制御対象手段の制御を行う制御手段（例えば、ＣＰＵ１１、２１）による制御を実行するための各種のプログラムを記憶するフラッシュメモリ１２、２２と、書換用のプログラムを記憶するメモリカード３と、を備えるミシンの制御装置１００である。 - 特許庁 - This memory control circuit 1 having an LSI configuration receives a RAM access request signal 100, which is a signal independent of the type of a RAM element, from a superordinate control part such as a CPU and transmits a RAM control signal data group 200 to a subordinate LAM element 10 to control it.
ＬＳＩ構成のメモリ制御回路１は、ＣＰＵなどの上位の制御部(図示なし)から、ＲＡＭ素子の種別によらない信号であるＲＡＭアクセス要求信号１００を受けて配下のＲＡＭ素子１０に対してＲＡＭ制御信号・データ群２００を送信してこれを制御する。 - 特許庁 - The density adjustment control part 22 selects a control desired value to be changed out of the plurality of control desired values, determines a change quantity for the selected control desired value, and updates the storage contents of the memory according to the determination.
濃度調整制御部２２は、画像濃度の調整指示にしたがって、複数の制御目標値の中から変更すべき制御目標値を選択するとともに、当該選択した制御目標値の変更量を決定し、当該決定にしたがってメモリの記憶内容を更新する。 - 特許庁 - In this control method, a registration control section 106 sets in advance conditions to store communicated protocol data when data communication is conducted by a connection control section 102 and a data communication control section 103 via a communication network, and the protocol data are stored in a memory 107 according to the set conditions.
接続制御部１０２、データ通信制御部１０３が通信ネットワークを介してデータ通信を行う際に、通信されるプロトコルデータを保存するための条件を登録制御部１０６によりあらかじめ設定しておき、その設定された条件に応じてプロトコルデータをメモリ１０７に保存する。 - 特許庁 - To reduce processing on the control section side of a printer body by providing a memory access control section controlling access to nonvolatile memories on the basis of instructions supplied from the printer body side control section between the nonvolatile memories provided on the printer body side control section and the ink cartridge side.
プリンタ本体側制御部とインクカートリッジ側に設けられた不揮発性メモリとの間に、プリンタ本体側制御部から供給される命令に基づいて不揮発性メモリへのアクセスを制御するメモリアクセス制御部を設けることで、プリンタ本体側制御部側の処理を軽減する。 - 特許庁 - This reader/writer includes: storages (ROM23, memory 24) for storing control information; a reader (a control circuit 22) for reading out control information stored in the storage; and a transmitter (an antenna 21) for transmitting the control information read out by the reader to an external device.
管理情報が記憶された記憶手段（ＲＯＭ２３、メモリ２４）と、記憶手段に記憶されている管理情報を読み出す読み出し手段（制御回路２２）と、読み出し手段によって読み出された管理情報を、外部の装置に対して送信する送信手段（アンテナ２１）と、を有する。 - 特許庁 - Next, for each of the plurality of commands, control items corresponding to the command are read out from a control hard processing decision table stored in a memory unit 22 beforehand, and control items corresponding to any one out of the plurality of commands are determined as control items which should be performed.
次に、複数のコマンドのコマンド毎に、記憶部２２に予め記憶されている制御ハード処理デシジョンテーブルから当該コマンドに対応する制御項目を読み出し、複数のコマンドのうち何れかのコマンドに対応する制御項目については、実行すべき制御項目として決定する。 - 特許庁 - A main control circuit 1 is sectioned into a first board 1a having a memory part storing a control program and a CPU running the control program, and a second board 1b receiving a control command from the first board 1a and transmitting information from a game board to the first board.
主制御回路１は、制御プログラムを記憶するメモリ部と制御プログラムを実行するＣＰＵとを備える第１基板１ａと、第１基板１ａから制御コマンドを受ける一方、遊技盤からの情報を第１基板に伝える第２基板１ｂとに区分して構成されている。 - 特許庁 - This router 110 is provided with an analysis circuit 111 which controls an access to a TRIE memory 112, a control interface 113 which controls the router 110, a processor 114 which executes updating procedures of the memory 112, and a memory region 115 to which the processor 114 makes an access.
ルータ（１１０）は、ＴＲＩＥメモリ（１１２）へのアクセスを制御する解析回路（１１１）と、ルータを管理するための管理インタフェース１１３と、ＴＲＩＥメモリ（１１２）の更新手順を実行するプロセッサ（１１４）と、プロセッサ（１１４）がアクセスするメモリ領域（１１５）とを備える。 - 特許庁 - A memory image storage control part 300 stores initial start data showing the storage content (memory image) of a main memory 130 just after the initial start according to a conventional procedure or the swap data to a hard disc device 54 in initial start processing in the hard disc device 54 by use of hibernation function.
メモリイメージ保存制御部３００は、従来のような手順を踏んで初期起動した直後のメインメモリ１３０の記憶内容（メモリイメージ）や初期起動処理時のハードディスク装置５４へのスワップデータなどを示す初期起動データを、ハイバネーション機能を利用してハードディスク装置５４に保存する。 - 特許庁 - The semiconductor memory device is provided with a memory cell array MA in which memory cells MC in which diodes Di and variable resistance elements VR are connected in series respectively are arranged at cross parts of a plurality of bit lines BL and a plurality of word lines, and a control circuit for driving selectively the bit line Bl and the word line WL.
半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとが直列接続されたメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線の交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁 - If a packet 10 is lost, a write control part 2 keeps a memory area in a dual port memory 4, where data of this packet 10 should have been written, empty and writes data of the next arriving packet 10 in a memory area following this empty area.
書き込み制御部２は、パケット１０が損失した場合に、該パケット１０のデータが書き込まれる予定になっていた前記デュアルポートメモリ４内のメモリ領域を空白領域のままにし、次に到着したパケット１０のデータを前記空白領域に続くメモリ領域に書き込む。 - 特許庁 - An image transfer DMAC 44 acquires a contiguous free memory space of which the capacity is arbitrary settable when receiving a command for transferring image data stored in an image (semiconductor) memory 42 from a system controller part of a copy machine main body via a memory control part 43 to a HDD 48.
画像転送ＤＭＡＣ４４は、複写機本体のシステム制御部からメモリ制御部４３を経て画像（半導体）メモリ４２に記憶した画像データをＨＤＤ４８に転送するコマンドを受信すると、任意に容量が設定可能な連続した空き記憶領域の取得を行う。 - 特許庁 - To provide a storage medium writer and a control method of the storage medium writer by which a user can extract a memory card by a natural and comprehensive operation and safely extract the memory card when he/she desires to extract the memory card.
ユーザがメモリカードを抜きたいと思ったときに、自然で分かりやすい操作によって、メモリカードを抜くことができ、しかも、安全にメモリカードを抜くことができる記憶媒体書込装置および記憶媒体書込装置の制御方法を提供することを目的とするものである。 - 特許庁 - When the writing of data or the erasing of data is started by selecting the data memory part 12B with the DFE signal, after that, it becomes possible to read information of the control instruction memory part 12A by enabling the access of the memory part 12A while performing switching between the DFE signal to the PFE signal.
ＤＦＥ信号によってデータメモリ部１２Ｂを選択して書込み又は消去が開始されると、その後はＤＦＥ信号とＰＦＥ信号を切り換えて制御命令メモリ部１２Ａのアクセスを可能にすることにより、制御命令メモリ部１２Ａの情報を読み出すことができるようになる。 - 特許庁 - The maintenance support apparatus 30 writes information on part replaceability to the exchange memory 40, and the lock control part 22 reads out the part replaceability information written in the exchange memory 40, and according to the information written to the exchange memory 40, controls the lock mechanisms 21.
保守支援装置３０は、受渡メモリ４０に、部品交換可否に関する情報を書き込み、ロック制御部２２は、上記受け渡しメモリ４０に書き込まれた上記部品取り外し可否情報を読出し、受け渡しメモリ４０に書き込まれた情報に基づき、上記ロック機構２１を制御する。 - 特許庁 - The defect analyzing memory 7 is composed of a multi-bit memory having plural data input/output terminals, and the device is provided with a control circuit 6 in which when uncoincidence is detected by the logical comparator 4, and uncoincidence detected signal detected by a test of the present time is added to a signal stored in the defect analyzing memory 7 in a test of the previous time.
不良解析メモリ７を複数のデータ入出力端子を持つ多ビットメモリで構成し、論理比較器４で不一致が検出されると前回のテストで不良解析メモリ７に記憶させた信号に今回のテストで検出された不一致検出信号を加える。 - 特許庁 - An instruction change apparatus includes a command memory change unit for outputting the write-in control signal and the result of the mathematical operation of the ALU and the instruction memory to an instruction modification bus to change the instruction memory and simultaneously generating an interlock signal if a condition code generated by the ALU shows the execution of a change command.
ＡＬＵの生成するコンディションコードが変更命令の実行を示していればＡＬＵの演算結果と命令メモリの書き込み制御信号を命令変更バスに出力して命令メモリを変更して、同時にインターロック信号を生成する命令メモリ変更部を備える。 - 特許庁 - When the onboard battery 101 is replaced and connected, a power supply interruption monitoring memory 128 is reset, the backup memory 113c is initialized, at the time of starting operation of the control PCU 11a, based on reset information, and the power supply monitoring memory 128 is rewritten to a set state.
車載バッテリ１０１が取替え接続されると、電源遮断監視メモリ１２８がリセットされ、制御用ＣＰＵ１１１ａの運転開始に際しては、リセット情報に基づいてバックアップメモリ１１３ｃを初期化するとともに、電源監視メモリ１２８をセット状態に書換える。 - 特許庁 - A memory plate that can be turned within a specified range in respect to a gear plate and a spring member for biasing this memory plate are installed in a cavity, a protrusion of a lock gear is inserted into and passed through a long groove having both a wide portion and a narrow portion formed at the memory plate so as to control a motion of the lock gear in its radial direction.
ギヤプレートに対して一定範囲内で回転可能なメモリー板と、このメモリー板を付勢するばね部材をキャビティ内に設け、メモリー板に形成された幅広部分と幅狭部分を有する長溝にロックギヤの突起を挿通させ、ロックギヤの半径方向の移動を制御する。 - 特許庁 - To provide a nonvolatile memory system and a control method for a nonvolatile memory, capable of reducing frequencies of transferring useless data and of replacing a physical block, capable of enhancing writing-in performance for the system, and capable of reducing the waste of a rewriting life for the nonvolatile memory.
無駄なデータの移動や物理ブロックの置き換え回数を削減することができ、システムの書き込みパフォーマンスを向上させ、不揮発性メモリの書き換え寿命の浪費を軽減することができる不揮発性メモリシステムおよび不揮発性メモリの管理方法を提供する。 - 特許庁 - Further, the game progress control part 101 makes the memory means store the same character data as that stored in a same kind of memory area (memory means to store another player usable character data) equipped in a same kind of another arcade game machine based on received data received by an external communication part 108.
更に、ゲーム進行制御部は、外部通信部１０８が受信した受信データに基づき、その記憶手段に対し、他の同種のアーケードゲーム機が備える同様の記憶領域（別プレイヤーの使用可能なキャラクタデータを記憶する記憶手段）に記憶されているキャラクタデータと同じデータを記憶する。 - 特許庁 - When both the programs of control boards 10, 20 are rewritten, the IC card 50 and a flash memory 11 are address-swapped by an address-swapping mechanism 16 after completing the rewriting of the flash memory 11, so that the starting device is changed from the IC card 50 to the flash memory 11.
また、制御板１０および制御板２０の両方のプログラムを書き換える場合、フラッシュメモリ１１の書き換えの完了後、アドレススワップ機構１６によってＩＣカード５０とフラッシュメモリ１１とをアドレススワップすることで、起動デバイスをＩＣカード５０からフラッシュメモリ１１へと変更する。 - 特許庁 - Moreover, the game progress control part gets the data the same as the character data stored in an equivalent memory area (memory means for storing character data usable by other players) installed in other arcade game machines of the same type stored into the memory means based on the data received by an external communication part 108.
更に、ゲーム進行制御部は、外部通信部１０８が受信した受信データに基づき、その記憶手段に対し、他の同種のアーケードゲーム機が備える同様の記憶領域（別プレイヤーの使用可能なキャラクタデータを記憶する記憶手段）に記憶されているキャラクタデータと同じデータを記憶する。 - 特許庁 - A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.
メモリブロック間で共有されるコラム選択線ＣＳＬの活性化に応答してトランジスタスイッチ１０２，１０３がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁 - When abnormality is monitored by a memory monitoring function 231, a communication monitoring function 232, a data monitoring function 233, and various kinds of monitoring functions 234, the abnormality information is efficiently recorded in the nonvolatile memory 237 by the memory controller 236 without depending on software of the control processor.
また、メモリ監視機能２３１，通信監視機能２３２、データ監視機能２３３及び各種監視機能２３４で異常が監視された場合に、制御処理装置のソフトウェアに頼ることなくメモリコントローラ２３６により異常情報を効率良く不揮発性メモリ２３７に記録するようにしている。 - 特許庁 - The flash memory storage system comprises a plurality of flash memory devices each having a plurality of flash memories, and a controller having an I/O processing control part for accessing one of the plurality of flash memory devices identified by a destination specified in an I/O request received from an external device.
フラッシュメモリストレージシステムが、複数のフラッシュメモリを備えたフラッシュメモリデバイスを複数個と、複数のフラッシュメモリデバイスのうち、外部装置から受信したＩ／Ｏリクエストで指定のアクセス先から特定されるフラッシュメモリデバイスにアクセスするＩ／Ｏ処理制御部を有するコントローラーとを備える。 - 特許庁 - When an error correction circuit 18 detects an error in data of a semiconductor memory 22, a slot generating part 202, 207 forms an access slot, and a memory control circuit 20 transfers error correction data formed by the error correction circuit to the semiconductor memory by executing burst transfer.
誤り訂正回路１８で半導体メモリ２２のデータに誤りが検出された場合、スロット生成部２０２、２０７はアクセススロットを形成して、メモリ制御回路２０はバースト転送の実行により誤り訂正回路で形成される誤り訂正データを半導体メモリに転送する。 - 特許庁 - A data steering circuit 310 connects with N sub-channels of a memory, and dynamically operates memory access type data including the tiled or untiled memory access according to the access control signal, the address bits having been adjusted, and sub-channel identifiers associated with N sub-channels.
データステアリング回路３１０は、メモリにおけるＮ個のサブチャネルに接続し、アクセス制御信号、調整済みアドレスビット、および、Ｎ個のサブチャネルに関連付けられたサブチャネル識別子に従い、タイル状および非タイル状メモリアクセスを含むメモリアクセスタイプのデータを動的に操作する。 - 特許庁 - The control method is characterized in that the property of data is determined by its length, and then, the data is determined to be located to the high density memory or the low density memory according to the property of the data, and the wearing level and the amount of data processed by the adaptive hybrid density memory storage device.
制御方法は、データ長によって当該データの性質を判断し、その後、当該データの性質と適応ハイブリッド密度メモリ記憶装置の摩損レベルとデータ量処理の状況によって、当該データを高密度メモリに配置するか低密度メモリに配置するかを決定する。 - 特許庁 - When the CPU 301 writes a read start command in a control register 105, the read command and the read address are sequentially outputted to the memory card 303 and, once the ready/busy signal outputted from the memory card 303 after the output of the read address is changed into a ready signal, data are read from the memory card 303.
ＣＰＵ３０１が制御レジスタ１０５にリード開始指示を書き込まむと、リードコマンド及びリードアドレスをメモリカード３０３へ順に出力し、リードアドレス出力後メモリカード３０３から出力されるレディ／ビジー信号がレディ信号に変化したらメモリカード３０３からデータをリードする。 - 特許庁 - A transfer control means 1a-5 acquires data written to the data buffer 1a-3-2a-n and the memory address with the data written, inquires of the node address correspondence means 1a-6 with the memory address to acquire the node address, and sends both data and memory address to the acquired node address.
転送制御手段１ａ−５は、データバッファ１ａ−３−２ａ〜ｎに書込まれるデータと、該データが書込まれるメモリ番地とを取得し、該メモリ番地をノード番地対応手段１ａ−６に問い合わせてノード番地を取得し、前述のデータとメモリ番地を併せて、取得したノード番地に送信する。 - 特許庁 - A memory control unit 33 divides the image stored in an image memory 17 into block units determined by a matrix selection 31, and the relative position between adjacent blocks is displaced so that the inclination of the image can be corrected for rearranging each block on the image memory 17.
メモリ制御部３３は、画像メモリ１７に格納された画像をマトリックス選択部３１の決定したブロック単位に分割すると共に、画像の傾きが補正されるように隣り合うブロック同士の相対位置をずらしながら各ブロックを画像メモリ１７上に再配置する。 - 特許庁 - The game machine comprises a microcomputer for presentation control for executing the variable display one or a plurality of times per one start winning memory, a start winning memory display 18 for informing the number of start winning memories, and an ornament reserved memory display area 91 for informing the number of times of variation.
一の始動入賞記憶に対して１回または複数回の変動表示を行なう演出制御用マイクロコンピュータ８００と、始動入賞記憶数を報知する始動入賞記憶表示器１８と、変動回数を報知する飾り保留記憶表示領域９１とを備えた。 - 特許庁 - The control part 41 reads an initializing program for initializing the DDR-SDRAM 33 from the nonvolatile memory 32 and stores the read initializing program in the internal memory 47 to initialize the DDR-SDRAM 33 by using the initializing program stored in the internal memory 47.
制御部４１は、不揮発性メモリ３２から、ＤＤＲ−ＳＤＲＡＭ３３を初期化するための初期化プログラムを読み込み、読み込んだ初期化プログラムを内部メモリ４７に格納し、内部メモリ４７に格納された初期化プログラムを用いてＤＤＲ−ＳＤＲＡＭ３３を初期化する。 - 特許庁 - The control part 117 adds the total supply amount of the fuel to the "remaining fuel level" of a memory 118, carries out the renewal of the memory 118 with the sum as "the remaining fuel level", and carries out the renewal of the memory 118 with the current date as a "nearest fuel supply date".
制御部１１７はその燃料の総供給量を記憶部１１８の「燃料の残量」に加算し、その和を「燃料の残量」として記憶部１１８の更新を行うとともに、現在の日を「直近の燃料供給日」として記憶部１１８の更新を行う。 - 特許庁 - Also, a short circuit MOSFET is provided between a drain and a source of the two layer gate structure memory cell, while applying write-in control voltage for a source of a memory cell being not the object of write-in is performed through a memory cell itself after the applying is performed through short circuit MOSFET.
また、２層ゲート構造型メモリセルのドレイン及びソース間に、短絡ＭＯＳＦＥＴを設けるとともに、書き込み対象とされないメモリセルのソースに対する書き込み制御電圧の印加を、まず短絡ＭＯＳＦＥＴを介して行った後、メモリセル自身を介して行う。 - 特許庁 - A conductive layer 18 is formed on the control gate of each memory cell on a memory column via an insulating film 17, and the conductive layer 18 is connected to an impurity region 11-1 located between a bit line side selective transistor 21 and its adjacent memory cell M1 via a contact 24.
メモリ列の各メモリセルのコントロールゲートの上に絶縁膜１７を介して導電層１８を形成し、当該導電層１８はコンタクト２４を介してビット線側選択トランジスタ２１とその隣接のメモリセルＭ１との間にある不純物領域１１−１に接続されている。 - 特許庁 - A control section 3 uses one memory box 25 to which the received sub address is assigned and the other memory box 25 related to the one memory box in response to the reception of a single sub address by a communication section 5 to allow the communication section 5 to transmit/receive the data.
通信部５による単一のサブアドレスの受信に応答し、制御部３は、受信されているサブアドレスが割当てられているいずれか１つのメモリボックス２５と、該いずれか１つのメモリボックスに関連付けられている他のメモリボックス２５との両方を用いて、通信部５にデータを送受させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
