「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 115 116 117 118 119 120 121 122 123 .... 274 275 次へ＞- The voice recording and reproducing device compresses and records digitized voice data in a nonvolatile memory 9 and expands and reproduces the voice data recorded in the nonvolatile memory 9 based on control of a microcomputer 6.
音声記録再生装置は、マイクロコンピュータ６の制御に基づき、デジタル化された音声データを圧縮した後不揮発性メモリ９に記録し、また不揮発性メモリ９に記録された音声データを伸張して再生する。 - 特許庁 - Based on a signal value being a value expressed by the signal recorded by the memory 28, a control part 36 detects a program signal being a signal required for outputting video or voice among signals recorded by the memory 28.
制御部３６は、メモリ２８が記録した信号が表わす値である信号値に基づき、メモリ２８が記録した信号のうち、映像および音声のいずれかの出力に必要な信号である番組信号を検出する。 - 特許庁 - Then, the charges stored in the charge accumulating layer of the nonvolatile memory element are released by applying the potentials to a source terminal, drain terminal and control gate of the nonvolatile memory element which releases the charges.
そして、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出を、電荷を放出する不揮発性メモリ素子のソース端子、ドレイン端子、及び制御ゲートに電位を印加することにより行う。 - 特許庁 - To provide a semiconductor memory device and a control method of a semiconductor memory device by which a testing time can be shortened at the time of a test, while keeping low current consumption operation at the time of normal access operation.
通常のアクセス動作時における低消費電流動作を維持しながら、試験時において、試験時間を短縮することが可能な半導体記憶装置及び半導体記憶装置の制御方法を提供すること - 特許庁 - A CODEC 10 expands a received video stream to a base band, a CPU 50 controls a memory write control circuit 20 to write the stream in a frame memory 1 (31) or 2 (32) in the unit of frames.
入力したビデオストリームをＣＯＤＥＣ１０でベースバンドに伸張してから、メモリ書き込み制御回路２０をＣＰＵ５０が制御して、フレームメモリ１（３１）またはフレームメモリ２（３２）のいずれかにフレーム単位で書き込む。 - 特許庁 - A control unit of the wireless apparatus reads data on correspondence between the transmission output and the battery output, being stored in a memory beforehand, from the memory and estimates a battery output value from the set transmission output value (step S3).
無線装置の制御部は、予めメモリに格納された送信出力と電池出力の対応関係のデータをメモリから読み出して、設定した送信出力値から電池出力値を推定する（ステップＳ３）。 - 特許庁 - The control part 13 permits an access to the memory 14 when information included in the memory region having an access authority is requested based on an access request signal and does not permit the access except the case.
制御部１３は、アクセス要求信号に基づいて、アクセス権限を有するメモリ領域に含まれる情報を要求された場合には、メモリ１４へのアクセスを許可し、それ以外の場合にはアクセスを許可しない。 - 特許庁 - When writing protocol control information stored in the temporary memory 202 back to the main storage section 103, a TOE 101 selects a part of PCB to be written back and writes the PCB back from the temporary memory 202 to the main storage section 103.
ＴＯＥ１０１は、一時メモリ２０２に格納されるプロトコル制御情報を主記憶部１０３に書き戻す際、その対象となるＰＣＢの一部を選択し、一時メモリ２０２から主記憶部１０３に書き戻す。 - 特許庁 - A toner cartridge 301 attachable to the recorder is equipped with a non-volatile memory 304, and the control part 201 of the storage device reads out the information stored in the memory 304 and makes a display part 142 display it.
記録装置に装着可能なトナーカートリッジ３０１に不揮発性メモリ３０４を備え、保管装置の制御部２０１は、不揮発性メモリ３０４に記憶されている情報を読み出して表示部１４２に表示させる。 - 特許庁 - A read-out memory bank is specified by a read-out control circuit 114 which determines whether to increment a memory bank to be written-in next or not based on the input and output vertical synchronizing signals.
読み出しメモリバンクは、読み出し制御回路１１４により、入力垂直同期信号と出力垂直同期信号から次に書き込むべきメモリバンクをインクリメントするかしかないかを決定することにより指定される。 - 特許庁 - In addition, when the second interrupt control part 403 decides if the interrupt copying can be executed, it additionally determines if the interrupt copy can be executed, according to a free memory space of a primary memory, when a job is being handled.
さらに、第２割込み制御部４０３は、割込みコピーの実行可否判断時に、ジョブが処理されている場合には、さらに、一次記憶部の空き記憶容量から割込みコピーの実行可否を判断する。 - 特許庁 - Furthermore, when the memory control part 213 decides that the writing of data stops halfway, the inhibition of rewriting by the memory locking function part 215 is released and after rewriting is completed again, the rewriting is inhibited.
またメモリ制御部２１３によりデータの書き込みが途中で停止したと判別された場合には、メモリロック機能部２１５による書換えを禁止を解除し、再度書換えを完了させてから書換えを禁止する。 - 特許庁 - A control part 44 writes all subscriber identification information stored in a first nonvolatile storing part 42 or a second nonvolatile storing part 43 in a memory 41 when storage contents of the memory 41 are cleared.
制御部４４は、メモリ４１の記憶内容がクリアされた場合には、第１不揮発性記憶部４２又は第２不揮発性記憶部４３に記憶されている加入者識別情報の全てをメモリ４１に書き込む。 - 特許庁 - A learning content generator 200 comprises an input part 210 for accepting operation, an output part 220 for outputting content, a control part 230, a memory part 240, a program module part 250 and a main memory part 270.
学習コンテンツ生成装置２００は、操作を受け付ける入力部２１０と、コンテンツを出力する出力部２２０と、制御部２３０と、記憶部２４０と、プログラムモジュール部２５０と、メインメモリ部２７０とを備える。 - 特許庁 - A control part 10 obtains effective data holding time by using timers 12, 13, where an ambient temperature is added to elapsed time from the first writing of data to the first block of a flash memory 20 (the nonvolatile memory).
制御部１０は、タイマ１２，１３を用いて、フラッシュメモリ２０（不揮発性メモリ）の第１のブロックへのデータの最初の書き込みからの経過時間に周囲温度を加味した実効的なデータ保持時間を求める。 - 特許庁 - The moving image data written to the internal memory 50 are read out of the internal memory 50, as specified, supplied to a display control section 30 via the bus 21B, and is displayed as a monitoring image on the display device 35.
内蔵メモリ５０に書き込まれた動画データは、所定に内蔵メモリ５０から読み出され、バス２１Ｂを介して表示制御部３０に供給され、モニタリング画像として表示装置３５に表示される。 - 特許庁 - To provide a data transfer device, a memory control device, and a memory system that shorten a time for which data transmission is suspended and shorten a time needed for data transfer even if an error correction is made.
誤り訂正が発生したとしてもデータ伝送が待たされる時間を少なくし、データ転送に要する時間を短縮することが可能なデータ転送装置、メモリ制御装置、およびメモリシステムを提供する。 - 特許庁 - A control circuit executes writing of the same data simultaneously for a first memory cell connected to a first bit line of the first block and a second memory cell connected to the first bit line of the second block.
制御回路は、第１のブロックの第１のビット線に接続された第１のメモリセル、および、第２のブロックの第１のビット線に接続された第２のメモリセルに対して、同時に同じデータの書き込み動作を実行する。 - 特許庁 - When the information constituting a part or all of the device information cannot be written to the EEPROM 2e, the control part 2 not only writes the information to the memory 2f, but also provides the standby power supply 4 to the memory 2f.
制御部２は、装置情報の全部又は一部となる情報をＥＥＰＲＯＭ２ｅに書き込む際、書き込めない場合には、その情報をメモリ２ｆに書き込むとともに予備電源４をメモリ２ｆに供給する。 - 特許庁 - When the IrDA part 32 of the physical key 3 receives the ID from the terminal equipment 2, a control part 31 stores the received ID in an ID memory 33 in the case that the ID is not stored in the ID memory 33.
物理キー３のＩｒＤＡ部３２が端末装置２からＩＤを受信すると、制御部３１は、ＩＤメモリ３３にＩＤが格納されていない場合に受信したＩＤをＩＤメモリ３３に格納する。 - 特許庁 - At this time, storage contents in the memory 131 are made to be settable and changeable with respect to an arbitrary scanning line and a scanning group based on a memory control signal and the scanning data signal to be supplied from an LCD controller 4.
このとき、メモリ１３１内の記憶内容は、ＬＣＤコントローラ４から供給されるメモリ制御信号と走査データ信号に基づいて、任意の走査線または走査線群に対して設定・変更可能ととする。 - 特許庁 - To provide a pre-charge control signal generating circuit having a pre-charge function of non-synchronism which can perform a required test without being restricted by performance of a memory tester, and a semiconductor memory using this circuit.
メモリテスタ装備の性能に制限されないで必要なテスト動作を行うことができる非同期のプリチャージ機能を有するプリチャージ制御信号生成回路及びこれを用いた半導体メモリ装置を提供する。 - 特許庁 - The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.
ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁 - When the DSP 1 is at idle and a "Ready" signal is output, the check/correction control part 2 checks the memory of the RAM 10 using the data stored in the memory area provided therein.
チェックおよび訂正制御部２は、ＤＳＰ１がアイドル状態となり“Ｒｅａｄｙ”信号が出力されると、内部に設けられたメモリ領域に格納されたデータを用いてＲＡＭ１０のメモリチェックを行う。 - 特許庁 - To provide a rewritable memory readout control device capable of positively inhibiting readout and rewriting of data written in a rewritable memory, from the outside while allowing an operation confirmation test to be easily performed from the outside.
書き換え可能メモリに書き込まれたデータの外部からの読出および書き換えを確実に禁止することができ、かつ、外部から動作確テストを容易に行うことができる書き換え可能メモリ読出制御装置を提供する。 - 特許庁 - To provide a memory system capable of providing high access performance to an access device of any number, subjecting high efficiency control to an arbitrary memory configuration, and further performing a flexible configuration while guaranteeing consistency.
任意の数のアクセス装置に対して高いアクセス性能を提供し、任意のメモリ構成に対して高効率な制御を施し、さらに一貫性を保証しつつ柔軟なコンフィグレーションが可能なメモリシステムを提供すること。 - 特許庁 - A reading side data width converter 4 converts the three 16-bit data output from the semiconductor memory 5 via the memory control part 6 into 12-bit pixel data for four pixels, which is then supplied to an interface 7.
読み出し側データ幅変換器４は、半導体メモリ５からメモリ制御部６を介して出力される３つの１６ｂｉｔデータを４画素分の１２ｂｉｔ画素データに変換してインターフェース７に供給する。 - 特許庁 - A control circuit of the PDP device uses an SFM (serial flash memory) 130 as the nonvolatile memory, the SFM 130 is stored with waveform decode data (D1) 51 and a waveform decode address set (D2) 52 as a first waveform.
本ＰＤＰ装置の制御回路では、不揮発性メモリとしてＳＦＭ（シリアルフラッシュメモリ）１３０を用い、ＳＦＭ１３０には、第１の波形として、波形デコードデータ（Ｄ１）５１と、波形デコードアドレスセット（Ｄ２）５２と、が格納される。 - 特許庁 - An ID of which value is changed according to writing of a command is set to the memory address spaces, so that the CPU and the control device confirm the mutual memory access states by polling the ID.
また、前記メモリアドレス空間に、コマンドの書き込みに応じて値を変化させるＩＤを設定し、ＣＰＵ、及び制御デバイスが前記ＩＤをポーリングすることにより、互いのメモリアクセス状況を確認することとした。 - 特許庁 - When a cache mistake occurs in the process of the first virtual machine 131, a cache control part 10a performs the cache processing of data causing the cache mistake from the nonvolatile semiconductor memory 7 to the semiconductor memory 6.
キャッシュ制御部１０ａは、第１の仮想マシン１３１の処理においてキャッシュミスが発生した場合、不揮発性半導体メモリ７から半導体メモリ６に当該キャッシュミスの原因となったデータをキャッシュ処理する。 - 特許庁 - The first area of the nonvolatile memory stores a hardware initialization program for initializing hardware, and a loader program for writing the information processor control program in the second area into the volatile memory.
不揮発性メモリの第１の領域に、ハードウェアを初期化するためのハードウェア初期化プログラムと、第２の領域の情報処理装置制御プログラムを揮発性メモリに書き込むためのローダープログラムとを格納している。 - 特許庁 - The memory control circuit moves timing to store the past frame image data into the line memory from standard timing when the first moving amount M1 is zero, by a second moving amount M2 corresponding to the first moving amount M1.
メモリ制御回路は、ラインメモリに過去フレーム画素データを記憶するタイミングを、第１の移動量Ｍ１がゼロである場合の標準タイミングから、第１の移動量Ｍ１に対応する第２の移動量Ｍ２だけ移動する。 - 特許庁 - An interpolation circuit 56 rereads the reference image data by a command from the control circuit 63, and voxel spaces of an interpolation memory and a composite memory are filled with the reference image data read corresponding to a combination of keys.
補間回路５６は制御回路６３からの指令により参照画像データを再度読み直し、補間メモリ、合成メモリのボクセル空間がキーの組み合わせに対応して読み出された参照画像データで埋められる。 - 特許庁 - A tag control part 20 in each tag device, is incorporated therein with an non-volatile read-only memory part 42 composed of a mask ROM, EPROM and the like, and inherent identification codes are stored in the memory part 42a.
タグ装置のタグ制御部２０は、マスクＲＯＭやヒューズＲＯＭ、ＥＰＲＯＭ等により構成された不揮発性読出専用の記憶部４２ａが備えられ、その記憶部４２ａに固有の識別符号が記憶されている。 - 特許庁 - To provide a request arbitration device considering an allowed time that is a waiting time wherein an initiator does not fail, and capable of performing efficient request arbitration, and to provide a memory controller improving performance of a memory of a control target.
イニシエータが破綻しない待ち時間である許容時間を考慮し、かつ、効率的なリクエスト調停が行えるリクエスト調停装置及び制御対象のメモリの性能向上を図ったメモリコントローラを得る。 - 特許庁 - A CPU 1 executes the write control of the display data on the single frame memory 4, and a display address specifying circuit 3 generates an address of the frame memory 4 for reading out the data to be displayed on each individual section.
ＣＰＵが表示デ−タの単一フレ−ムメモリへの書き込み制御を実行し、表示アドレス指定回路が、各個々の区画に表示させるべきデ−タを読み出すためのフレ−ムメモリのアドレスを発生する。 - 特許庁 - The processor bus 111 connected to a processor 101, the memory bus 112 connected to a main memory 104 and the system bus 113 connected to an input/output device 105 are connected to a three-forked path connection control means 103.
プロセッサ１０１が接続されたプロセッサバス１１１と、メインメモリ１０４が接続されたメモリバス１１２と、入出力デバイス１０５が接続されたシステムバス１１３とが三叉路接続コントロール手段１０３に接続される。 - 特許庁 - Intermittence recording of data in which a recording operation period and a recording stop period are provided alternately is performed by functions of a drive control part 6 and a microcomputer of an optical disk drive using a data memory 5X as a buffer memory.
データメモリ５Ｘをバッファメモリとして用い、ドライブ制御部６や光ディスクドライブ７のマイクロコンピュータの機能によって、記録動作期間と記録停止期間とを交互に設けるデータの間欠記録を行う。 - 特許庁 - An interruption control part 10 stores the CPU context information set in the CPU 1 in a memory 3 before resetting the CPU 1 and reads the CPU context information stored in the memory 3 after resetting the CPU 1.
割り込み制御部１０は、ＣＰＵ１をリセットする前に、ＣＰＵ１に設定されているＣＰＵコンテキスト情報をメモリ３に格納し、ＣＰＵ１をリセットした後、メモリ３に格納されたＣＰＵコンテキスト情報を読み出す。 - 特許庁 - In this case, when a memory of a use form memory of a control circuit 56 is the use for feces, when passing the waiting time set by a waiting time setting switch 52 in the use for feces, large washing is automatically performed.
この場合、制御回路５６の使用形態メモリの記憶が大使用である場合は、大使用時の待機時間設定スイッチ５２で設定された待機時間が経過すると、自動的に大洗浄が行われる。 - 特許庁 - By a control unit, when a parameter is determined to be normal in processing in S100 and S102, data 1 is read out from a memory device A in S120, and data 2 is read out from another memory device B in S122.
制御部により、Ｓ１００，Ｓ１０２の処理において、パラメータが正常と判断されたときには、Ｓ１２０において、メモリデバイスＡからデータ１が読み出され、Ｓ１２２において、別のメモリデバイスＢからデータ２が読み出される。 - 特許庁 - A memory control part 304 reads out the image from a memory 305 where the image has been stored, according to the timing of the Hsync generating part 303 and transmits the image synchronized with Pclk to a PWM pattern generating part 306.
メモリ制御部３０４は、Ｈｓｙｎｃ生成部３０３のタイミングに従い、画像が保持してあるメモリ３０５から画像を読み出し、ＰＷＭパターン生成部３０６に画像をＰｃｌｋ同期で転送する。 - 特許庁 - To provide a control apparatus of a non-volatile memory in which a reliability of data which are written into the non-volatile memory less deteriorates or does not deteriorate in various using states, and an image forming apparatus.
さまざまな使用状態において不揮発性メモリに書き込まれるデータの信頼性の低下を軽減、抑制できる不揮発性メモリの制御装置及び画像形成装置を提供することを目的とする。 - 特許庁 - To maintain useful information memory, while reducing the memory amount, when storing the controlling information to be used for running control of the vehicle which is obtained from the vehicle, when the vehicle is running.
車両走行時に車両から得られる情報であって、車両の走行制御のために用いられる制御用情報を記憶する場合に、記憶量を低減させながら有用な情報記憶を維持させる。 - 特許庁 - Then the memory control part 42 generates an output image POUT_m corresponding to the input image PIN_m by substituting the acquired pixel value for a pixel value of the same position in an output image POUT_m-1 which is stored in the frame memory 43.
そして、メモリ制御部４２は、フレームメモリ４３に記憶されている出力画像POUT_m-1の同位置の画素値を、取得した画素値に置き換えることによって、入力画像PIN_mに対応する出力画像POUT_mを生成する。 - 特許庁 - An SDRAM control part 43 configuring a memory controller 40 is connected through a bus(signal line) to each memory M1 and M2, and a signal is transmitted between the memories M1 and M2 according to the instruction content of a CPU 11.
メモリコントローラ４０を構成するＳＤＲＡＭ制御部４３はバス（信号線）により各メモリＭ１、Ｍ２と相互接続され、ＣＰＵ１１の命令内容に従って、各メモリＭ１、Ｍ２との間で信号を伝送させる。 - 特許庁 - (2) In such constitution, a memory is arranged in the fixing device, and the information of a fixing component part written in the memory is read, and then the fixing control condition of every number of printed sheets is changed in accordance with the read result.
（２）上記構成において、定着装置にメモリを配し前記メモリに書き込まれた定着構成部分の情報等を読み取り、前記読み取り結果に応じて、プリント枚数毎の定着制御条件を変更する。 - 特許庁 - In working stage, the memory in the controlling device is rewritten, and, when the main switch is cut off, the controlling device itself rewrites values for control and workload on the above-mentioned nonvolatile memory and then cuts off the power supply for the controlling device.
作業中は制御装置内のメモリを書き替え、主電源スイッチ切時は制御装置自身が制御用設定値や作業量等を前記不揮発メモリに書き替えた後、制御装置の電源を切断する。 - 特許庁 - When the correction value is stored already in the memory, the print control device converts the image data corresponding to each dotted line to the print data based on the correction value stored in the memory.
また、前記印刷制御装置は、前記補正値が既に前記メモリに記憶されているとき、前記メモリに記憶された前記補正値に基づいて、それぞれのドット列に対応する前記画像データを前記印刷データに変換する。 - 特許庁 - A display output control section 103 controls a display output from an input / display output common use memory 102 to interrupt display timing and discriminates a read bank from the input / display output common use memory 102.
表示出力制御部１０３は、入力・表示出力兼用メモリ１０２からの表示出力を制御し、表示タイミングの判断や入力・表示出力兼用メモリ１０２からの読み出しバンクの判断を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
