「Control Memory」を含む例文一覧(13716)

＜前へ 1 2 .... 119 120 121 122 123 124 125 126 127 .... 274 275 次へ＞
  • When the first subpixel 6a and the second subpixel 6b are brought under the on/off control by the memory circuit 8 at random, the pixel 5 provides grayscale display in four stages.
    第１サブ画素6aおよび第２サブ画素6bをメモリ回路８でランダムにオンオフ制御すると、画素５を４段階に階調表示できる。 - 特許庁
  • A method for fusion a tunnel- junction device of the memory storage element without fusing a tunnel-junction device of an associated control element is disclosed.
    関連する制御素子のトンネル接合デバイスを溶解することなく、メモリ記憶素子のトンネル接合デバイスを溶解するための方法を開示する。 - 特許庁
  • To provide a wiring board conducting high speed memory control when plural D-RDRAM and the like are mounted as main memories.
    メインメモリとしてＤ−ＲＤＲＡＭ等が複数個搭載された場合に高速メモリ制御を行うことができる配線基板を提供すること。 - 特許庁
  • To provide a storage device and a storage device control method in which effectiveness of redundant sector data can be determined without using memory resources.
    メモリ資源を用いずに冗長セクタデータの有効性を判定することができる記憶装置および記憶装置制御方法を提供すること。 - 特許庁
  • Here, vehicle central control part 110 once receiving the interface can use it or replace it with an interface which is already stored in a memory.
    ここでビークル中央制御部は、そのインタフェースを受け取ると使用でき、又はそれをメモリに既に格納されている他のインタフェースと置き換える。 - 特許庁
  • To provide a display device, a display control method for the device and a memory medium saving and effectively utilizing a hardware resource.
    ハードウエア資源の節約及び有効活用を図ることができる表示装置及びその表示制御方法並びに記憶媒体を提供する。 - 特許庁
  • A digital color copier 100 comprises: an image processing apparatus 1; a control part 2; an image output device 3; an image memory 4; and an image input device 5.
    デジタルカラー複写機１００は、画像処理装置１、制御部２、画像出力装置３、画像メモリ４、及び画像入力装置５を備える。 - 特許庁
  • Beginning with the higher-order bands in the sorted expansion control table 18c, the bands are expanded in sequence preliminarily in the bitmap format as far as a space allows them in the memory.
    ソート済展開管理テーブル１８ｃの上位のバンドから順にメモリに余裕のある限りビットマップ形式に事前展開していく。 - 特許庁
  • To provide a control device for preventing data from being stored in an ECC (Error Checking and Correction) memory while the error of data is not corrected.
    ＥＣＣメモリに記憶されたデータの誤り訂正がされないまま蓄積されることを防止できる制御装置を提供することである。 - 特許庁
  • To provide a display device capable of achieving synchronization between image data and a backlight control signal while suppressing an increase of circuits such as a frame memory.
    フレームメモリ等の回路の増加を抑制ししつつ、画像データとバックライト制御信号との同期を実現した表示装置を提供する。 - 特許庁
  • The memory controller includes an on-die termination control circuit for setting and resetting the enablement of the signal termination components of the one or more devices.
    メモリ・コントローラに、１つまたは複数のデバイスの信号終端コンポーネントの使用可能をセットし、リセットするオンダイ終端制御回路が含まれる。 - 特許庁
  • A CPU 1 continuously writes data to be transmitted into a data memory 31 and sets transmission data capacity information to a data control circuit 33.
    ＣＰＵ１は送信すべきデータを連続的にデータメモリ３１に書込み、送信データ容量情報をデータ制御回路３３に設定する。 - 特許庁
  • The charging and discharging characteristics storing means 18 and the control means 20 are realized by the memory and programs in CPUs 22 and 24.
    充放電特性記憶手段１８及び充放電制御手段２０は、ＣＰＵ２２，２４内のメモリ及びプログラムによって実現されている。 - 特許庁
  • A main control part 11 makes a recording part 16 record images stored in an image memory 21 in a predetermined priority order for every kind.
    主制御部１１は、画像メモリ２１に格納された画像を、所定の優先順位に従って種別ごとに記録部１６に記録させる。 - 特許庁
  • To provide a semiconductor device such as a multilevel-flash memory or the like in which a processing time for setting write control information to a sense latch circuit can be shortened.
    センスラッチ回路に書込み制御情報を設定する処理時間を短縮できる多値フラッシュメモリ等の半導体装置を提供する。 - 特許庁
  • A resolution memory unit of the control device stores two pieces of resolution in the sub scanning direction which are pieces of resolution in the conveyance direction of a paper sheet P.
    制御装置の解像度記憶部が、用紙Ｐの搬送方向に関する解像度である副走査方向解像度を２個記憶している。 - 特許庁
  • A control program for giving notice of the elapsed time by voice during call is stored in the main memory of the part 11.
    また、通話中に経過時間を音声で知らせるための制御プログラムを主制御部１１の主記憶に保存することを特徴とする電話機。 - 特許庁
  • The transmitter 2 includes: a memory 21 for storing the ID data; a communication part 22 transmitting the ID data; a control unit 23; and a battery 24.
    送信機２は、ＩＤデータを記憶する記憶部２１と、ＩＤデータの送信を行なう通信部２２と、制御部２３と、電池２４を備えている。 - 特許庁
  • When the power source of an automatic vending machine is ON, the data in the backup memory 116 is restored to the RAM 211 of the terminal control device 200.
    自動販売機の電源が投入されたら、該バックアップ用メモリ１１６のデータを端末制御装置２００のＲＡＭ２１２に復元する。 - 特許庁
  • In one block, a control gate line CGL is disposed and memory cells are connected to this line CGL to form a page.
    １ブロックには、１本のコントロールゲート線ＣＧＬが配置され、１本のコントロールゲート線ＣＧＬに接続されるメモリセルにより１ページが構成される。 - 特許庁
  • The driving device 500 includes: a column driver 501; a row driver 502; a row driver 503; a memory 504; and a power supply/control signal input 505.
    駆動装置５００は、カラムドライバ５０１と、ロードライバ５０２と、ロードライバ５０３と、メモリ５０４と、電源／制御信号入力５０５とを備える。 - 特許庁
  • When power is supplied, the set data stored in the ferroelectric memory 10 is stored and held in a latch circuit 11 by a control circuit 9.
    電源投入時、強誘電体メモリ１０に記憶された前記設定データは、制御回路９によりラッチ回路１１に記憶、保持される。 - 特許庁
  • As a result, a presentation control device 35 can be composed by using a plurality of memory boards 505 and 506 with smaller data bus width than that of the controller unit.
    これにより、コントローラユニットよりもデータバス幅が小さい複数のメモリ基板５０５、５０６を用いて演出制御装置３５を構成できる。 - 特許庁
  • A face logging part 92c saves the data written to the shared memory 94 in a face log file 95 when instructed by a face log control part 92a.
    顔ロギング部９２ｃは、顔ログ制御部９２ａの指示によって、共有メモリ９４に書き込まれたデータを顔ログファイル９５に保存する。 - 特許庁
  • To provide a memory control device that can reduce the boot time of a computer while suppressing an increase in storage capacity used.
    使用する記憶容量の増加を抑制しつつ、コンピュータの立ち上げ時間の短縮化を図ることができるメモリ制御装置を提供すること。 - 特許庁
  • The charging voltage control means measures charging saturation current IS and charging saturation voltage VPs, and hold them in memory 43 so as to use them.
    該帯電電圧制御手段は、帯電飽和電流ＩＳおよび帯電飽和電圧ＶＰｓを計測してメモリ４３に保持し、利用する。 - 特許庁
  • A control part 11 decides whether an instruction read from an instruction memory 1 is a load instruction requiring two cycles at the execution or not.
    制御部１１は、命令メモリ１から読み出された命令が、実行処理時に２サイクルを必要とするロード命令であるか否かを判定する。 - 特許庁
  • The CPU 24 performs the control to decrypt the data read from the flash memory 14 by the encryption engine 25 and to supply them to the computer devices 2a, 4a.
    また、フラッシュメモリ１４から読み出すデータを暗号エンジン２５によって復号化してコンピュータ装置２ａ，４ａに供給する制御を行う。 - 特許庁
  • While incrementing a start address of a memory address control circuit 3 (S18), the difference calculation between the maximum and minimum values by 7 pixels is repeated for 7 times.
    メモリアドレス制御回路３の開始アドレスをインクリメントしつつ（Ｓ１８）、７ピクセル分の最大値と最小値の差分演算を７回繰り返す。 - 特許庁
  • When two of them match (NO in S8 and YES in S10), the comparison control part causes the first buffer memory to store the matching teletext(S11).
    一方、２つが一致している場合には（Ｓ８でＮＯ、Ｓ１０でＹＥＳ）、一致しているテレテキストを第１バッファメモリに記憶させる（Ｓ１１）。 - 特許庁
  • All or part of registration control variables Ra, Rb and Rc stored in a memory of the image forming apparatus are made rewritable.
    画像形成装置のメモリに記憶されているレジスト制御量Ｒa，Ｒb，Ｒcの全部あるいは一部は書き換え可能に構成されている。 - 特許庁
  • To provide a signal transmission control device of a semiconductor memory device, capable of synchronizing the read signal output timing of a sense amplifier.
    センスアンプの読み出し信号を出力するタイミングを同期させることができる半導体メモリ素子の信号伝達制御装置を提供すること。 - 特許庁
  • An output control part 22 issues the transaction or the write transaction selected by the selection part 21 to the main storage memory 5.
    出力制御部２２は、前記選択部２１が選択した前記トランザクション又は前記ライト・トランザクションを、前記主記憶メモリ５へ発行する。 - 特許庁
  • The exclusive access control buffer has an address showing the position of a block within the shared memory in one entry and a bit showing the exclusive occupied state of the block.
    排他制御バッファは、１エントリに共有メモリ内のブロック位置を示すアドレスと、該ブロックの排他的占有状態を示すビットを有する。 - 特許庁
  • At erasure, a negative voltage and a positive voltage are respectively applied upon a control gate electrode 10a and the P-type well 2 in a selected memory cell.
    消去時には、選択されたメモリセルにおいて制御ゲート電極１０ａに負の電圧をＰ型ウェル２に正の電圧を印加する。 - 特許庁
  • To asynchronously display two different display signals without using a frame memory and to control superposition of two video images on a horizontal line.
    フレームメモリを使用せずに、異なる２つの表示信号を非同期で表示し、また、２つの映像の重ね合わせを水平ライン上で制御する。 - 特許庁
  • The function names of the remote control pan head are input to the pan head controller via a predetermined input means beforehand and stored in an internal memory.
    リモコン雲台の機能名は予め所定の入力手段を介して雲台コントローラに入力され、内部のメモリに記憶されている。 - 特許庁
  • Consequently, a display control unit makes the image display unit display the plurality of pieces of image data stored in the memory, based on the priority levels.
    これにより、表示制御部が、当該優先順位に基づいてメモリに記憶されている複数の画像データを画像表示部に表示させる。 - 特許庁
  • A pattern generator 10 is provided with a sequence control part 50, FIFO-type memory 60, a pattern creating part 70, and a clock circuit 84.
    本発明によるパターン発生器１０は、シーケンス制御部５０、ＦＩＦＯ型メモリ６０、パターン生成部７０、及びクロック回路８４を備える。 - 特許庁
  • The cache control program realizes a MBC mechanism 42 of a file server 24, and controls a cache memory as a group of a plurality of extents.
    ファイルサーバ機２４のＭＢＣ機構４２はキャッシュ制御プログラムにて実現され、キャッシュメモリ４４を複数のエクステントの集まりとして管理する。 - 特許庁
  • The radio controlled clock comprises a reception means, hands, drive means, a hand position storage means, a time memory means, a drive control means, and an external operation member.
    電波修正時計は、受信手段、指針、駆動手段、針位置記憶手段、時刻記憶手段、駆動制御手段、外部操作部材を備える。 - 特許庁
  • A boot program, a control program, and the conforming data are written in storage areas 40, 50, 60 of a flash memory 30 of an ECU 10, respectively.
    ＥＣＵ１０のフラッシュメモリ３０の記憶領域４０、５０、６０に、ブートプログラムと制御プログラムと適合データとがそれぞれ書き込まれている。 - 特許庁
  • The effective sound pattern memory means and the effective sound pattern selecting means are included in a control device 23, and the reporting means is constituted of a speaker 21.
    効果音パターン記憶手段、効果音パターン選択手段は、制御装置２３により構成し、報知手段は、スピーカ２１により構成する。 - 特許庁
  • To provide a semiconductor memory device which can be replaced by a SRAM completely, has simple constitution, and is easy to use, and its control method.
    より完全にＳＲＡＭと置き換え可能とし、簡単な構成で、使い勝手のよい半導体記憶装置とその制御方法を提供する。 - 特許庁
  • A cell array for evaluating read-disturb and a switch 4 are provided so that an output of a data control line driver 2 is shared with a memory cell array 1.
    データ制御線ドライバ２の出力をメモリセルアレイ１と共有するように、リードディスターブ評価用セルアレイおよびスイッチ４が設けられている。 - 特許庁
  • When power is turned on, the setting data stored in the ferroelectric memory 10 is stored in a latch circuit 11 by a control circuit 9 and held.
    電源投入時、強誘電体メモリ１０に記憶された前記設定データは、制御回路９によりラッチ回路１１に記憶、保持される。 - 特許庁
  • When a control section (16) detects the operation of a shutter button (20C), a temporary storage memory (22) for still picture data stores an image signal at that time.
    シャッタボタン(20C)が操作されたことを制御部(16)が検出すると、この時の画像信号を静止画データの一時格納メモリ(22)に格納する。 - 特許庁
  • To provide a ferroelectric memory device which can achieve sure and high speed operation with low power consumption and comparatively easy control.
    確実で高速な動作を、低消費電力と比較的容易な制御でもって、達成できる強誘電体メモリ装置を提供することにある。 - 特許庁
  • Also, this method comprises a process in which the control circuit 4 transmits a signal indicating the completion of the transfer of the information to the memory 3, and notifies it to a user.
    また、制御回路４は情報をメモリ３へ転送完了した旨の信号を発し、使用者に報知する工程を具えている。 - 特許庁
  • is to implement threads: multiple threads of control in a program that run concurrently in a shared memory space.
    の主要な使用法はスレッド (threads) を実装することである:一つのプログラムの中の複数のスレッドは共有されたメモリ空間で同時に実行される。 - JM
＜前へ 1 2 .... 119 120 121 122 123 124 125 126 127 .... 274 275 次へ＞

例文データの著作権について