「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 123 124 125 126 127 128 129 130 131 .... 274 275 次へ＞- A control means 101 specifies a motor which operates on the basis of an operation state which is transmitted by a control means 100 and acquires a frequency corresponding to the specified motor from a memory 102.
制御手段１０１は、制御手段１００から送信された動作状態に基づいて動作しているモータを特定し、特定されたモータに対応する周波数をメモリ１０２から取得する。 - 特許庁 - To provide a prefetching control device, a prefetching control method, and a program for controlling prefetching of data to a temporary memory of a processor in a computer system, and to contribute to their stable, effective performance improvement.
計算機システムにおいてプロセッサの一時記憶装置に対しデータの先読みを制御する先読み制御装置、方法およびプログラムを提供し、安定かつ効果的な性能向上に寄与すること。 - 特許庁 - The controller 105 reads out control parameter setting information from the memory 106, according to the estimated result and sets the read-out control parameter setting information in a radio part 102.
そして、制御部１０５は、この推定結果に従ってメモリ１０６に格納されている制御パラメータ設定情報を読み出し、この読み出した制御パラメータ設定情報を無線部１０２に設定する。 - 特許庁 - A control device 80 for controlling a motor 16 for rotation and a motor 14 for the revolution of the turntable 30 is provided with a memory 85 for preserving a control program to execute the polishing processes determined in advance.
ターンテーブル３０の自転用モータ１６および公転用モータ１４を制御する制御装置８０に、あらかじめ決められた研磨工程を実行させる制御プログラムを保存するメモリ８５を設ける。 - 特許庁 - The image data are read out by each one scanning from the image memory 13, while the drive control circuit 11 acquires the proportion of EL elements to be subjected to light emission control (a lighting rate of light emitting elements per one scan).
画像メモリ１３からは１走査分毎に画像データが読み出され、駆動制御回路１１は、発光制御させるべきＥＬ素子の割合（１走査毎の発光素子の点灯率）を取得する。 - 特許庁 - The control signal issuing circuit 30 issues the control signal to the memory 24 so that the same line out of plural lines is actively stored between the 1st and 2nd accesses in response to the determination circuit 30.
又、前記決定回路に応答して、第1及び第2アクセス間で複数行のうちの同じ行がアクティブに保持されるよう前記制御信号の発行回路がメモリへ制御信号を発行する。 - 特許庁 - To prevent data disappearance for a long period by refreshing nonvolatile memory to be used by a first control part without deteriorating the performance of processing which has to be performed originally by the first control part.
第１の制御部が本来行うべき処理の性能を落とすことなく、第１の制御部によって使用される不揮発性メモリのリフレッシュを行い、長期間に渡ってデータの消失を防止する。 - 特許庁 - A sub-control part 12a which is a programmable device operates while setting or changing logical circuits in accordance with circuit information stored in a storage part (configuration memory) in the sub-control part 12a.
プログラマブルデバイスである副制御部１２ａは、副制御部１２ａ内の記憶部（コンフィグレーションメモリ）に格納される回路情報に従って、論理回路を設定したり変更したりしながら動作する。 - 特許庁 - The DRAM core 104 is provided with decoding circuits 125, 126 which are provided corresponding respectively to the operation modes, decode corresponding control signals, and generate an internal control signal for a memory cell array 121.
ＤＲＡＭコア１０４は、動作モードにそれぞれ対応して設けられ、対応する制御信号をデコードして、メモリセルアレイ１２１に対する内部制御信号を生成するためのデコーダ回路１２５、１２６を備える。 - 特許庁 - The column control circuit 2 and the row control circuit 3 makes parasitic capacitance of the memory cell MC which is included in a unit cell array MAT00 and in which re-writing is not performed accumulate the prescribed electric charges at a time t 11.
カラム制御回路２及びロウ制御回路３は、単位セルアレイＭＡＴ００に含まれ且つ書き換えを行わないメモリセルＭＣの寄生容量に、時刻ｔ１１で所定の電荷を蓄積させる。 - 特許庁 - An operator can show an arbitrary part of the data stored in the continuous blood pressure value memory means 13 on the display 16 by a control blood pressure value display 15 as blood pressure data for control.
操作者は連続血圧値記憶手段13に記憶されたデータの任意の部分を参照用血圧データとして、参照血圧値表示手段15によってディスプレイ16に表示することができる。 - 特許庁 - A communication control part 204 performs network settings based on the setting information corresponding to the image file to which the processing is performed by the memory control part 202 among the setting information stored in the setting recording part 206.
通信制御部204は、設定記録部206に記憶されている設定情報のうち、メモリ制御部202によって処理が行われた画像ファイルに対応する設定情報に基づいてネットワーク設定を行う。 - 特許庁 - The unit 6 receives data from a system bus control circuit 51 and a memory element control circuit 52, executes operation corresponding to an instruction outputted from the circuit 54 and transfers the operation result to the circuit 52.
演算装置６はシステムバス制御回路５１やメモリ素子制御回路５２からのデータを受取って制御回路５４の指示に応じて演算を行い、その演算結果をメモリ素子制御回路５２へ渡す。 - 特許庁 - To provide an RFID reader/writer device for reading and writing information of a memory inside an RFID tag by communicating with the RFID tag, an RFID reader/writer control method and an RFID reader/writer control program.
ＲＦＩＤタグと通信を行いＲＦＩＤタグ内のメモリの情報を読み書きするＲＦＩＤリーダライタ装置、ＲＦＩＤリーダライタ制御方法、及びＲＦＩＤリーダライタ制御プログラムを提供する。 - 特許庁 - To provide a learning type remote control unit capable of measuring, storing, imitating, and reproducing a burst pulse signal period of a remote control of a desired apparatus by a comparatively low performance microcomputer and a low capacity memory.
比較的低性能のマイコンと低容量のメモリーで所望の機器のリモコンのバーストパルス信号周期を測定、記憶し、模倣、再現する学習リモートコントロール装置を提供するものである。 - 特許庁 - A remote control code of a device connected to input systems 1-4 is read and stored to input 1 - input 4 areas of a memory section 4 by the learning function and a remote control code for input switching is stored in a fixed key area.
学習機能により、メモリ部４の入力1 エリア〜入力4 エリアに入力系統1 〜4 に接続する機器のリモコンコードを読込み、記憶し、固定キーエリアに入力切替えのリモコンコードを記憶する。 - 特許庁 - A hard disk recorder 10 includes an external terminal 48 for inputting a broadcast signal, a DVD drive 20, etc., a remote control reception unit 34 for inputting reservation information, a memory 28, and a control unit 36.
ハードディスクレコーダ１０は、放送信号を入力するための外部端子４８と、ＤＶＤドライブ２０などと、予約情報を入力するためのリモコン受信部３４と、メモリ２８と、制御部３６とを含む。 - 特許庁 - To provide an on-die termination control circuit and control method thereof, capable of controlling start and end of a dynamic termination operation introduced from a DDR3-level semiconductor memory device.
ＤＤＲ３半導体メモリ装置から導入されるダイナミックターミネーション動作の開始及び終了を制御することのできるオンダイターミネーションの制御回路およびその制御方法を提供すること。 - 特許庁 - An internal parameter control signal generating unit 110-0 which generates the internal parameter control signal R <0> includes an antifuse element 90-0 formed by a data holding capacitor 85 of a memory cell.
内部パラメータ制御信号Ｒ＜０＞を生成する内部パラメータ制御信号生成ユニット１１０−０は、メモリセルのデータ保持キャパシタ８５によって形成されるアンチヒューズ素子９０−０を含む。 - 特許庁 - The CPU 103 reads the moving image data and control data from the outside memory 30, performs the measurement based on the image data constituting the video data, and controls the measuring operation based on the control data.
また、ＣＰＵ１０３は、外部メモリ３０から動画データと制御データを読み出し、動画データを構成する画像データに基づいて計測を行い、制御データに基づいて計測動作を制御する。 - 特許庁 - The operation of the control signal A is stopped when column operations are not needed in the integrated semiconductor circuit operating the control signal A of the transistors connecting memory cells and sense amplifiers during access.
メモリセルとセンスアンプとを接続しているトランジスタの制御信号Ａを、アクセス中に動作させる半導体集積回路装置において、カラム動作を必要としないときに制御信号Ａの動作を止める。 - 特許庁 - To provide a control unit for a vehicle capable of accurately providing the most desirable information for diagnosing engine startability even under a restricted memory requirement and a method of controlling the control unit.
制約されたメモリ要件の下でも、エンジン始動性能を診断する上で最も望ましい情報を確実に得ることができる車両用制御ユニット及びその制御方法を提供する。 - 特許庁 - A power down control circuit, when it receives the internal power down signal from the processor, outputs a control signal for shifting the volatile semiconductor memory connected to a system bus to a self refresh mode.
パワーダウン制御回路は、プロセッサから内部パワーダウン信号を受けたときに、システムバスに接続された揮発性半導体メモリをセルフリフレッシュモードに移行させるために制御信号を出力する。 - 特許庁 - The collection/transporting agent server 3 is provided with a server memory device having a server database; and a server control device for performing control based on information inputted from the collection/transporting agent terminals.
収集運搬業者サーバ３は、サーバデータベースを有するサーバ記憶装置と、収集運搬業者端末２から入力された情報に基づいて制御するサーバ制御装置とを備える。 - 特許庁 - To provide technique relating to a PDP device etc., for materializing efficient processing etc. of a control circuit including processing between a control circuit (waveform generating circuit section) and a nonvolatile memory (waveform ROM).
ＰＤＰ装置などに係わり、制御回路（波形生成回路部）と不揮発性メモリ（波形ＲＯＭ）との間での処理を含む制御回路の処理の効率化等を実現できる技術を提供する。 - 特許庁 - Reliability of information storage for control information is not restricted by information storage performance of a general purpose nonvolatile memory, reliability of information storage for control information can be easily improved.
制御情報に対する情報記憶の信頼性が汎用不揮発性メモリの情報記憶性能に制限されず、制御情報に対する情報記憶の信頼性を向上させることが容易である。 - 特許庁 - When the measurement pulse is controlled not to be superimposed on the RGB signal, a control signal generating circuit 6 gives a control signal generated by fixed data stored in the memory 8 to an RGB signal processing circuit 1.
メジャメントパルスを非重畳としたとき、制御信号発生回路６は、メモリ８に記憶した固定のデータによって発生した制御信号をＲＧＢ信号処理回路１に入力する。 - 特許庁 - When communication with the EEPROM 200 is stopped, a provisional vehicle control part 130 reads out default data in a memory 140 to provide power steering control according to the default data.
暫定車両制御部１３０は、ＥＥＰＲＯＭ２００との間の通信が停止されている場合、メモリ１４０内の初期値データを読み出して、その初期値データに基づくパワーステアリング制御を行う。 - 特許庁 - When those images are not matched, the image of the control program 101i on a nonvolatile memory 100 is reloaded to the load area 210, and copied on the area 220 for collation, and the control program 101i is executed.
相違がある場合に不揮発性メモリ１００上の制御プログラム１０１ｉのイメージをロードエリア２１０に再ロードし、照合用エリア２２０上にコピーし、制御プログラム１０１ｉを実行させる。 - 特許庁 - Then the DMA control circuit 12 divides data to be transferred by the number of buffer memories 16 to 18 and outputs the start address of the divided data to respective buffer memory control circuits 13 to 15.
設定終了後、ＤＭＡ制御回路１２は転送するデータをバッファメモリ１６〜１８の数量だけ分割し、分割したデータのスタートアドレスを各バッファメモリ制御回路１３〜１５に出力する。 - 特許庁 - A selection control part 108 selects the content data such as a video from a content memory part 104 through a display reproduction control part 105, and transfers the content data to a display reproduction part 106 for starting the display reproducing operation.
選択制御部１０８は、表示再生制御部１０５を介してコンテンツメモリ部１０４から映像等のコンテンツデータを選択し表示再生部１０６に転送して表示再生動作を開始する。 - 特許庁 - To provide an image processor capable of executing processing using user information even when a large-capacity memory fails, an access control method by the image processor, and an access control program.
大容量メモリが故障した場合でも、ユーザ情報を用いた処理の実行が可能な画像処理装置、画像処理装置によるアクセス制御方法、アクセス制御プログラムを提供することを目的としている。 - 特許庁 - Moreover, to the control part of the device, only the correct sector that is judged to be correct (no interpolation) as the result of ICV check is transmitted, and the ICV check is executed in a memory interface part, without imposing a load on the control part.
また、デバイスの制御部には、ＩＣＶチェックの結果、正しい（改竄なし）と判定されたで正しいセクタのみが送信され、ＩＣＶチェックがメモリインタフェース部にて行われ、制御部の負担がかからない。 - 特許庁 - Further, the recording/reproducing device is provided with an information saving memory 13 saving the information to be erased by the control of the control means 6 when the erase function is operated by the instruction of the erase instruction key 8.
また、記録再生装置は、消去指示キー８の指示による消去機能の動作時、制御手段６の制御により、消去する情報を待避させる情報退避メモリ１３を備えている。 - 特許庁 - The CPU 110 includes a playlist generating section 111 which generates the playlist based on the music titles which identify music stored in the flash memory 144, and the instructions input from the main control unit 120, a playlist output control section 112 which performs processing for outputting data of the generated list to the outside, and a write control section 114 which writes the list data in a memory card 182 inserted in the memory card drive section 180.
ＣＰＵ１１０は、フラッシュメモリ１４４に格納されている楽曲を識別する楽曲名と、メイン操作部１２０から入力される指示とに基づいてプレイリストを生成するプレイリスト生成部１１１と、生成されたリストデータを外部に出力するための処理を行なうプレイリスト出力制御部１１２と、メモリカード駆動部１８０に装着されているメモリカード１８２にリストデータを書き込む書込制御部１１４とを含む。 - 特許庁 - An image management apparatus is provided with a memory for storing image data recorded in a connected storage medium; and a management control means for executing a first management control for storing the image data in the memory and registering information about the image data as management data, and a second managing control for registering the information about the image data as management data without storing the image data in the memory.
本発明では、画像管理装置において、接続された記憶メディアに記録されている画像データを格納するメモリと、画像データを前記メモリに格納するとともに画像データに関する情報を管理データとして登録する第１管理制御と、画像データを前記メモリに格納せずに画像データに関する情報を管理データとして登録する第２管理制御とを実行する管理制御手段とを備える構成とした。 - 特許庁 - A vehicle data record device 1 includes a RAM 2c for recording vehicle data temporarily, a nonvolatile memory 3 having a control data area for recording control data, and a microcomputer 2 by which, if vehicle collision accident information is given, the vehicle data recorded in the RAM 2c is written and recorded over the control data in the control data area in the nonvolatile memory 3.
車両データ記録装置１は、車両データを一時的に記録するＲＡＭ２ｃと、制御データを記録する制御データ領域を有する不揮発性メモリ３と、車両衝突事故情報が与えられると前記ＲＡＭ２ｃに記録された前記車両データを、前記不揮発性メモリ３における制御データ領域に前記制御データに対して上書きして記録するマイクロコンピュータ２とを備えてなる。 - 特許庁 - The CPU 1 has mutually different first and second combination CPU address lines, and by connecting the first combination CPU address line to the memory 2 via the buffer 3 and connecting the second combination CPU address line to the DSP 4, performs address control for the memory 2 and the DSP 4, thereby performing control for writing a program stored in the memory 2 into the DSP 4 via a data bus.
ＣＰＵ１は、互いに異なる第１及び第２の組み合わせＣＰＵアドレス線を有し、第１の組み合わせＣＰＵアドレス線をバッファ３を介してメモリ２に接続し、第２の組み合わせＣＰＵアドレス線をＤＳＰ４に接続し、メモリ２及びＤＳＰ４に対してアドレス制御を行うことで、メモリ２に格納されているプログラムをデータバスを介してＤＳＰ４に書き込む制御を行う。 - 特許庁 - The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.
ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁 - This measuring instrument is provided with a reloadable nonvolatile memory 3, a CPU 1 reading out a program stored in the memory 3 to be operated, instrument elements 4, 54, 57, 58 operated according to a control signal output from the CPU, and a writing control part 2 for prohibit writing on the memory 3 when operation abnormality of the CPU 1 is detected.
計測装置は、書き替え可能な不揮発性メモリ３と、この不揮発性メモリ３に格納されたプログラムを読み出して動作するＣＰＵ１と、このＣＰＵ１から出力される制御信号に従って動作する装置要素４、５４、５７、５８と、ＣＰＵ１の動作異常を検出すると不揮発性メモリ３への書き込みを禁止する書き込み制御部２とを備えている。 - 特許庁 - An update processing part 33 outputs an update request to the main control part 31 on the basis of an update interval set by an update interval setting part 34, and the main control part 31 updates contents of the cache memory 32 by reading the retrieval expression from the cache memory 32 to retrieve the database 50 again when the update request is received and storing a retrieval result in the cache memory 32.
更新処理部３３は、更新間隔設定部３４によって設定された更新間隔に基づいて主制御部３１に更新要求を出力し、主制御部３１は、更新要求を受信した場合にキャッシュメモリ３２から検索式を読み出して再度データベース５０の検索をおこない、検索結果をキャッシュメモリ３２に記憶することでキャッシュメモリ３２の内容を更新する。 - 特許庁 - The control circuit controls a corresponding write buffer so as to selectively hold data supplied to the external input circuit in the corresponding write buffer during a period of time for the refresh operation and the read operation of a corresponding memory bank, and control the corresponding write buffer to supply data to the corresponding memory bank after the completion of the refresh operation and the read operation of the corresponding memory bank.
制御回路は、対応するメモリバンクのリフレッシュ動作と読み出し動作の期間に、外部入力回路に供給されたデータを対応するライトバッファに選択的に保持させる様に、対応するライトバッファを制御し、対応するメモリバンクのリフレッシュ動作と読み出し動作の完了後に、対応するメモリバンクにデータが対応するライトバッファに供給するよう制御する。 - 特許庁 - An emulation controller 12 is provided with a controller control memory 12c storing information on the identification number of active and available pods and a switching controller 12b switching pods used for debug processing by referring to information in the memory 12c, and the pods is provided with a pod control memory 13 (14a) storing information about a use situation and the identification number.
エミュレーションコントローラ１２は、使用中および使用可能なポッドの識別番号に関する情報を記憶するコントローラ制御メモリ１２ｃと、コントローラ制御メモリ１２ｃ内の情報を参照して、デバッグ処理に使用するポッドを切り換えるスイッチングコントローラ１２ｂとを備え、ポッドは、使用状況および識別番号に関する情報を格納するポッド制御メモリ１３ａ（１４ａ）を具備する。 - 特許庁 - A device for audiovisual presentation of sound and images, particularly for advertising purposes, includes a memory unit, a video screen to display video information from the memory unit, a driving unit 11 to move the video screen 10, and a control unit 12 to control the video screen movement on the basis of the video information stored in the memory unit 14.
記憶ユニットと、該記憶ユニットからの映像情報を表示するための映像スクリーンとを有する、とりわけ宣伝広告目的の、音響・映像の視聴覚的提示装置において、前記映像スクリーン１０を運動するための駆動ユニット１１と、前記記憶ユニット１４に記憶された映像情報に基づいて映像スクリーン運動を制御するための制御ユニット１２とを有する。 - 特許庁 - Information of memory cards inserted to 1st-4th slots of an active system storage device section 11 is used for e.g. exchange control program storage, station database storage, charging database storage and fault information storage so as to locate a type of data stored in each memory card, each of the data is expanded in a main memory provided in a main controller 17 and switching control is conducted.
運用系記憶装置部１１の第１〜第４のスロットに挿入されるメモリカードの情報を、例えば交換機制御プログラム格納用、局データベース格納用、課金データベース格納用、障害情報格納用としてメモリカードごとに格納されるデータの種別を特定し、これら各データを主制御装置１７に備えられたメインメモリに展開してから、交換制御を行う。 - 特許庁 - Then, control information contained in a plurality of main control signals received during any one segment of the first sampling cycle is accumulated and stored in the primary memory area of input signals at a RAM and after the one segment of the cycle passes, the control information accumulated is unified into one and incorported into the first followup control signal to be outputted to a display control circuit 53.
そして、第１サンプリング周期の任意に１周期中に受信した複数の主制御信号に含まれる制御情報を、ＲＡＭの入力信号一次記憶領域に蓄積して記憶し、その１周期の経過後に、蓄積された制御情報を１つに纏めて第１の従制御信号に含め、表示制御回路５３に出力する。 - 特許庁 - To provide a phase control circuit for a video signal capable of realizing phase control in the phase control circuit using a memory of relatively small capacity, and capable of including a desired particular phase in a phase control range, even when the phase control range is a little smaller than 1 (H) or n' (H) (where n' is an integer smaller than n).
位相調整回路の位相調整を比較的容量の小さなメモリを用いて実現することができ、しかも位相調整範囲を１（Ｈ）弱ないしはｎ’（Ｈ）（ｎ’はｎより小さな整数）にした場合にも、所望の特定の位相を位相調整範囲に含むことが可能な映像信号の位相調整回路の提供。 - 特許庁 - The data processing system comprises data transfer memory 5 for storing entered job data; compression means 71 to 74 for compressing data transferred from memory 5; a printing means 3 for printing data transferred from memory 5; and a control means 10 for setting a storage capacity to be secured when data are stored in memory depending upon whether the entry rate of the data to memory is decided.
入力されたジョブのデータを記憶するデータ転送用のメモリ５と、前記メモリから転送されてきた前記データを圧縮する圧縮手段７１〜７４と、前記メモリ５から転送されてきたデータを印字する印字手段３と、前記データの前記メモリへの入力速度が確定しているか否かに応じて、前記データのメモリへの記憶に際して確保すべき記憶容量を設定する制御手段１０とを備えたことを特徴とする。 - 特許庁 - The high precision LUT49B is used at a proofreading control section 82 for creating a newest LUT at an LUT creating section 88 based on reference data from a test pattern memory 84 and measurement data (from a read data memory 86), i.e. measurement of that print.
高精度ＬＵＴ４９Ｂは、校正制御部８２において、テストパターンメモリ８４から基準データとそのプリントの計測結果である計測データ（読取データメモリ８６）からＬＵＴ生成部８８で最新のＬＵＴが生成される。 - 特許庁 - To provide a method for controlling a shape-memory alloy actuator capable of contributing to achieve highly accurate drive control, etc according to characteristics of the shape-memory alloy actuator that is simple and low-cost, and is actually used.
簡単かつ低コストでありながら、実際に使用している形状記憶合金アクチュエータの特性に応じた高精度な駆動制御等の実現に貢献することができる形状記憶合金アクチュエータの制御方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
