「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 126 127 128 129 130 131 132 133 134 .... 274 275 次へ＞- A DCM/FCM manager 10 detects coincidence of modules by comparing an equipment control module and a equipment function module transferred from a DCM/FCM memory 7 of equipment 3 with contents in a DCM/FCM memory 6 of its own equipment.
ＤＣＭ／ＦＣＭマネージャ１０は、機器３のＤＣＭ／ＦＣＭメモリ７から転送された機器制御モジュール及び機器機能モジュールと自機のＤＣＭ／ＦＣＭメモリ６内の内容との比較によってモジュールの一致を検出する。 - 特許庁 - Then, after forming a photomask 5 on the substrate 1 so as to coat the control gate electrode 8 and the gate electrode 15, the photomask 5 in a memory array region is removed, and ion for adjusting thresholds is implanted to the substrate 1 of the memory array region.
次いで、コントロールゲート電極８およびゲート電極１５を覆うように基板１上にフォトマスク５を形成した後、メモリアレイ領域のフォトマスク５を除去し、メモリアレイ領域の基板１にしきい値調整用のイオンを注入する。 - 特許庁 - A cache loading control part 21c registers the abnormality occurrence block address in the cache memory part as the resident area and saves logic dada in the resident area on the cache memory part from a normal disk device in temporary degeneracy operation.
キャッシュローディング制御部２１ｃは異常発生ブロックアドレスをキャッシュメモリ部に常駐領域として登録し、仮縮退運転時に、正常なディスク装置からキャッシュメモリ部上の常駐領域に論理データをセーブする。 - 特許庁 - To provide a memory unit which can raise efficiency of bus line transmitting both-direction data strobe signal using CTT and has a low power consumption, a memory system provided with it, and a control method of data strobe signal.
ＣＴＴを使用して両方向のデータストローブ信号を伝達するバスラインの効率を向上させることができ、消費電力が低いメモリ装置、それを備えるメモリシステム及びデータストローブ信号の制御方法を提供する。 - 特許庁 - To improve writing, erasure and read characteristics in a non-volatile semiconductor memory device, employing an MOSFET in which floating gate electrodes are formed on the both sidewalls of the control gate electrode as a memory element.
コントロールゲート電極の両側壁にフローティングゲート電極を形成したＭＯＳＦＥＴを記憶素子とする不揮発性半導体記憶装置において、書込み、消去特性を向上させるとともに、読出し特性を向上させる。 - 特許庁 - A memory card stores a data group possibly utilized by a mobile phone together with decoding software and write software of the data group, and the built-in memory of the mobile phone stores in advance control software and a decoding key.
携帯電話機で利用される可能性のあるデータ群を、そのデータ群の復号ソフトウェア及び書き込みソフトウェアと共に、メモリカードに記憶させ、携帯電話機の内蔵メモリにコントロールソフトウェア及び復号キーを予め保存する。 - 特許庁 - To easily and appropriately initialize a nonvolatile memory in rewriting a control program in such an electronic controller (hereinafter ECU) that stores particular data such as a learning value in a rewritable nonvolatile memory.
学習値等の特定のデータを、書換可能な不揮発性メモリに保存するようにした電子制御装置（以下、ＥＣＵ）において、制御プログラムを書き換えた際の上記不揮発性メモリの初期化を、簡単且つ適切に実施できるようにする。 - 特許庁 - To provide an MONOS (Metal-Oxide-Nitride-Oxide-Semiconductor) type nonvolatile semiconductor memory device of a source side injection (SSI) method, in which a memory cell structure is simplified for easy manufacturing and the number of voltages applied at operation is reduced for easy control.
ソースサイド注入（ＳＳＩ）方式のＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide Semiconductor）型不揮発性半導体メモリ装置において、メモリセル構造を単純化して製造を容易にし、更に、動作時に印加する電圧の数を減らして制御を容易にする。 - 特許庁 - Higher-order bits A, B used in the present frame display data 119 and the preceding frame data 120, and lower-order bit C used only in the present frame display data 119 are divided into individual memory regions capable of memory control and are stored.
現フレーム表示データ１１９と前フレーム表示データ１２０で利用する上位ビットＡ，Ｂと、現フレーム表示データ１１９のみで利用する下位ビットＣをメモリ制御が可能な個別のメモリ領域に分けて格納する。 - 特許庁 - A flash memory module 2 outputs a ready status signal RYIBY for indicating the fact of being a busy state to a flash memory control circuit 3 for the period of executing a series of processing when accepting an erasing/ write-in command being a rewrite command.
フラッシュメモリモジュール２は書換コマンドである消去／書込みコマンドを受け付けると、一連の処理が実行されている期間ビジー状態であることを示すレディステータス信号ＲＹＩＢＹをフラッシュメモリ制御回路３に出力する。 - 特許庁 - Receiving transmission data, the PSTN containing part 4, the ISDN containing part 5 and the packet containing part 6 give these data to the speech path memory device 1 on the basis of the bearer channel allocation information of the control memory device 3.
ＰＳＴＮ収容部４とＩＳＤＮ収容部５およびパケット収容部６は送信データを受けた時にこれらの送信データをコントロールメモリ装置３のベアラチャネル割り当て情報に基づいてスピーチパスメモリ装置１に与える。 - 特許庁 - A memory access RAM busy management circuit 11 receiving the signal 100 creates RAM command data 300 matching the currently connected RAM element 10 and transmits them to a memory access common control circuit 13.
信号１００を受信したメモリアクセスＲＡＭビジー管理回路１１は、現に接続されているＲＡＭ素子１０に適合したＲＡＭコマンド・データ３００を作成してこれをメモリアクセス共通制御回路１３に送信する。 - 特許庁 - The simulator is provided with a control CPU (113), a simulation CPU (115), a memory (114a) allowed to be read out from both the CPUs (113 and 115), and a bus (116) for connecting the CPU (113) to the memory (114).
制御ＣＰＵ（１１３）と、シミュレーション用ＣＰＵ（１１５）と、制御ＣＰＵ及びシミュレーション用ＣＰＵの両ＣＰＵから読書可能なメモリ（１１４ａ）と、シミュレーション用ＣＰＵとメモリとを接続するバスと（１１６）を備えている。 - 特許庁 - The nonvolatile semiconductor memory device has a measuring circuit for measuring the thermal equilibrium threshold voltage of a nonvolatile memory element, a read circuit to input the measured results by this measuring circuit, and a controller to control these circuits.
本発明は、不揮発性記憶素子の熱平衡状態しきい値電圧を測定するための測定回路とこの測定回路による測定結果を入力する読み出し回路とこれらの回路を制御する制御手段とを有する。 - 特許庁 - The image data from a surface-image reading section 51 and a rear-image reading section 52 are converted into the formats proper to the processing of an image processing section 59 by image-data converting sections 53 and 54 respectively, and written in a memory 58 in parallel by a memory control section 57.
表面画像読取部51、裏面画像読取部52からの画像データは、それぞれ画像データ変換部53、54にて、画像処理部59の処理に適合するフォーマットに変換され、メモリ制御部57によりメモリ58に並行して書き込まれる。 - 特許庁 - In the image composing device 1, an image memory reading control part 18 controls the order of image data to be read from an image memory 11 for every pixel designated by a pixel number counter 112 so as to correspond to the superposing order of image data.
画像合成装置１では、画像メモリ読み出し制御部１８がピクセル番号カウンタ１１２で指定されたピクセルごとに画像メモリ１１から読み出す画像データの順番を画像データの重なりの順番になるように制御する。 - 特許庁 - A first comparison object address changeover means 134 changes, depending on the input control command, to any value of a first memory address counter 2 that is a comparison object for the data transfer termination address and a second memory address counter 4.
第１比較対象アドレス切替手段１３４は、入力制御コマンドに基づいて、データ転送終了アドレスとの比較対象となる第１メモリアドレスカウンタ２および第２メモリアドレスカウンタ４の何れかの値に切り替える。 - 特許庁 - When the programs are updated, a memory card 6 storing updating programs is read by a memory card reading part 17 arranged in the system control part 1 and stored in the rewriting possible nonvolatile memories 13, 23, 33 and 43 in the respective parts with the external part download interface 14.
プログラム更新時には、更新プログラムを格納したメモリカード６をシステム制御部１に設けたメモリカード読み取り部17で読み取り、外部ダウンロード用インタフェース14を介して各部の書換可能不揮発性メモリ13、23、33、43に格納する。 - 特許庁 - When synchronism is not confirmed, the data are not stored in the image memory 6 nor registered to the file system but the control section 24 repeats the same processing, and they are stored in the image memory 6 and registered to the file system when synchronism is confirmed.
同期していなければ、画像メモリ６への記憶及びファイルシステムへの登録は行わず、制御部２４が再度同じ処理を繰り返し、同期したときに初めて画像メモリ６への記憶及びファイルシステムへの登録を行う。 - 特許庁 - The image data output device 1 comprises a memory 2 for storing check image data, a USB interface 3 connectable with a computer Z or printers, and a control part 5 for controlling the memory 2 and USB interface 3.
検査用画像データを記憶するメモリ２と、コンピュータＺ又はプリンタが接続されるＵＳＢインターフェース３と、メモリ２及びＵＳＢインターフェース３を制御する制御部５等によって、画像データ出力装置１が構成される。 - 特許庁 - When the moving image data are displayed and the moving image data to be displayed are stored in the memory B45, the moving image data are output from the memory B45 to a selector 46 and displayed on a touch panel 42 by the operation/display control section 41.
動画データの表示時において、操作／表示制御部４１は、表示対象の動画データがメモリＢ４５に記憶されている場合、当該メモリＢ４５から動画データをセレクタ４６に出力させ、タッチパネル４２上に表示させる。 - 特許庁 - A memory controller of a signal control circuit that the display device has eliminates writing of a digital video signal to lower-order bits of a memory in a second display mode having less gray scales than a first display mode of multiple gray scales.
多階調の第１の表示モードに対して、階調数を少なくした第２の表示モードでは、表示装置が有する信号制御回路のメモリコントローラによって、メモリへの下位ビットのデジタルビデオ信号の書き込みを無くす。 - 特許庁 - To provide a control method of a page printer for forming printing data corresponding to one page in a memory as compressed data and to make the printing resolving powers of the respective pages of one document common even if resolution is altered by memory insufficiency in the page printer.
１頁分の印刷データを圧縮したデータで、メモリに作成するページプリンタの制御方法及びページプリンタに関し、メモリ不足により解像度を変更しても、１文書の各頁の印刷解像度を共通にする。 - 特許庁 - In the information storage control device 100 for assigning a recovered storage area to a program by garbage collection processing for recovering storage areas not used in a memory 10, the memory 10 has a storage area necessary for execution of the program, and an empty memory calculation means 7 calculates the total quantity of empty storage areas of the memory before garbage collection processing.
メモリ１０中の使用されていない記憶領域を回収するガーベージコレクション処理によって、回収した記憶領域をプログラムに割り当てる情報記憶制御装置１００であって、メモリ１０はプログラムの実行に必要な記憶領域を有し、空きメモリ算出手段７は、ガーベージコレクション処理前のメモリの空き記憶領域の合計量を算出する。 - 特許庁 - A control unit 16 checks a free space of an internal memory 13 and an external memory 2 during a photographing mode of UXGA or more, raises an alarm for notifying a user of a shortage of free space via a display unit 17 if the free space is less than a data amount of images, and regulates photographing by a camera module 11 until deleting unnecessary data in the external memory 2 and the internal memory 13.
制御部１６は、ＵＸＧＡ以上の撮影モードでは、内部メモリ１３及び外部メモリ２の空き容量をチェックし、空き容量が画像のデータ量未満である場合は、表示部１７等を介して、空き容量不足をユーザに通知するための警告を発し、外部メモリ２及び内部メモリ１３の不要なデータを削除するまで、カメラモジュール１１による撮影を規制する。 - 特許庁 - In a control circuit 201 provided in the semiconductor memory device, a chip connection part 300 provided with pads 301-306 is constituted so as to correspond to the maximum capacity of a memory cell array provided in the semiconductor memory device, and even when having a memory cell array having capacity being less than the maximum capacity, arrayed places and the number of these pads 301-306 are decided fixedly.
半導体記憶装置に備える制御回路２０１上において、パッド３０１〜３０６を備えたチップ接続部３００は、半導体記憶装置内に備えられるメモリセルアレイの最大容量に対応した形で構成されていて、その最大容量未満の容量のメモリセルアレイを持つ場合であっても、これらパッド３０１〜３０６の配置場所や個数は固定的に決定されている。 - 特許庁 - The nonvolatile semiconductor storage device has a feature that it includes memory cells arranged in every direction, a plurality of word lines connected to each column of the memory cells, and a control circuit for deciding the program voltage with respect to the word line selected on the basis of data read out from a part of the memory cells among all memory cells connected to the selected word line in a plurality of word lines.
不揮発性半導体記憶装置は、縦横に配列されるメモリセルと、メモリセルの各列に接続される複数のワード線と、複数のワード線の選択されたワード線に接続される全メモリセルのうち一部のメモリセルから読み出したデータに基づいて選択されたワード線に対するプログラム電圧を決定する制御回路を含むことを特徴とする。 - 特許庁 - An auxiliary memory 32 for temporarily storing data B1 that are reproduced immediately before recording when externally inputted recording data C1 after reproducing the selected data B1 and a memory arrangement substitution circuit 31 for changing data arrangement in the memory 30 and moving the reproduction order of recorded data C1 next to the data B1 being stored by the auxiliary memory 32 are connected to the system control circuit 3.
システム制御回路3には、選択されたデータＢ１を再生後、外部入力されたデータＣ１を記録する際に、記録直前に再生されたデータＢ１の情報を一旦記憶する補助メモリ32と、メモリ30内のデータ配列を替え、該記録されたデータＣ１の再生順番を補助メモリ32が記憶したデータＢ１の次に移動させるメモリ配列置換回路31とが接続されている。 - 特許庁 - The nonvolatile memory circuit is constituted of: a plurality of nonvolatile memory cells 10 to 13 each having a first terminal, a second terminal and a control terminal; a level shift circuit 2 for applying voltages of prescribed levels to the first terminals of the plurality of the nonvolatile memory cells; and a plurality of switching transistors 40 to 43 disposed at the respective second terminals of the plurality of the nonvolatile memory cells.
第１の端子、第２の端子および制御端子を有する複数の不揮発性メモリセル１０〜１３と、該複数の不揮発性メモリセルの第１の端子に対して所定レベルの電圧を印加するレベルシフト回路２と、前記複数の不揮発性メモリセルの第２の端子にそれぞれ設けられた複数のスイッチ用トランジスタ４０〜４３とを備えるように構成する。 - 特許庁 - A memory control circuit 90 determines whether each expected value signal is written in each of a plurality of memory cells MC of nonvolatile memory based on input of expected value signal string containing a plurality of expected value signals based on whether a read signal string containing a plurality of read signals read from each of a plurality of memory cells MC match the expected value signal string.
メモリ制御回路９０は、複数の期待値信号を含む期待値信号列の入力に基づいて不揮発性メモリの複数のメモリセルＭＣそれぞれに期待値信号それぞれが書き込まれたかどうかを、複数のメモリセルＭＣそれぞれから読み出された複数の読出信号を含む読出信号列が期待値信号列と一致するかどうかに基づいて判定する。 - 特許庁 - This memory system includes: a memory cell array; a row/column decoder for selecting a row/column of the memory cell array according to a multibit address signal; and a mode control circuit for setting an operation mode according to at least one bit of the multibit address signal used for selecting the row/column, and the method is provided for setting an operation mode in the memory system.
本発明は、メモリセルアレイ、マルチビットアドレス信号に従って前記メモリセルアレイの行および列を各々選択する行および列デコーダと、前記行または列を選択するのに使用された前記マルチビットアドレス信号の少なくとも１ビットに従って動作モードを設定するモード制御回路を含むメモリ装置と、前記メモリ装置で動作モードを設定する方法に関するものである。 - 特許庁 - When firmware is updated, the control part detects an empty area of the USB memory device (S2) if the USB memory device is connected (YES in S1), transfers the user set value and individual set value stored in the memory to the USB memory (S4) when the empty area is sufficient (YES in S3), and then updates the firmware using firmware update data (S6).
制御部は、ファームウェアを更新する際に、ＵＳＢメモリ装置が接続されている場合（Ｓ１でＹＥＳ）、ＵＳＢメモリ装置の空き領域を検出し（Ｓ２）、空き領域が十分ある場合（Ｓ３でＹＥＳ）、メモリに記憶されているユーザ設定値及び個別設定値をＵＳＢメモリ装置に転送した後（Ｓ４）、ファームウェア更新用データを用いてファームウェアを更新する（Ｓ６）。 - 特許庁 - The memory initialization circuit includes: an initialization data generation means for generating initialization data having a specific data pattern; a memory initialization control means for, when writing and initializing ECC and data in a memory, controlling a memory initializing operation so that the initialization data having a specific data pattern can be written as the data; and a means for detecting the bug of software by discriminating the initialization data.
メモリ初期化回路は、特定のデータパターンを持つ初期化データを生成する初期化データ生成手段と、メモリにＥＣＣとデータを書き込んで初期化するときにそのデータとして特定のデータパターンを持つ初期化データを書き込むようにメモリ初期化動作を制御するメモリ初期化制御手段と、初期化データの判別により、ソフトウエアのバグを検出する手段とを備える。 - 特許庁 - A memory control part 9 calculates the next reading timing for the memory 8 on the basis of a rate value of output traffic detected by a traffic monitoring part 10, a load rate set value and the current memory 8 reading timing in response to a load rate and a load test start command issued from a terminal 1 for a maintenance person operation and reads the current traffic frame stored in the memory 8.
保守者操作用端末１より発行された負荷レート及び負荷試験開始コマンドに応じて、メモリ制御部９は、トラフィック監視部１０で検出される出力トラフィックのレート値と負荷レート設定値と現在のメモリ８の読み出しタイミングとを基に、メモリ８の次の読み出しタイミングを算出し、メモリ８に蓄えられている現存トラフィックのフレームを読み出す。 - 特許庁 - The memory fragmentation state is detected by a memory fragmentation detection means 11 at the IC card starting time, and the detected information is stored in a storage means 12 as management data in the IC card, and memory rearrangement is performed by a control means 13 by utilizing an idle time in the command waiting state from an external terminal, to thereby perform empty memory coupling automatically.
ＩＣカード起動時にメモリ断片化検出手段（１１）により、メモリ断片化状態を検出してその検出情報をＩＣカード内に管理データとして格納手段（１２）に格納しておき、外部端末からのコマンド待ち状態の空き時間を利用して制御手段（１３）によりメモリ再配置を行って自動的に空きメモリの結合を行うようにしたものである。 - 特許庁 - A memory control block 104 performs in parallel processing for writing in a system shared memory 105 image data of a current frame imaged by an imaging device 101, a processing for reading image data of a preceding frame stored in the system shared memory 105, and processing for writing in the system shared memory 105 composite image data generated by an image compositing block 103.
メモリ制御ブロック１０４により、撮像素子１０１で撮像された現フレームの画像データをシステム共用メモリ１０５に書き込む処理と、システム共用メモリ１０５に格納された前フレームの画像データを読み出す処理と、画像合成ブロック１０３で生成された合成画像データをシステム共用メモリ１０５に書き込む処理とをそれぞれ並行して行う。 - 特許庁 - The switching input judging device is provided with the first memory which has a plurality of area to store on/off information of a plural number of switches, the second memory which has a plurality of area to store address information of on-status switches detected by searching the first memory, and a control means which determines which switch is pushed from the address information of the second memory.
スイッチ入力判定装置は、複数のスイッチのオン、オフ情報を格納するための複数の領域を有する第１のメモリと、前記第１のメモリを検索することによって検出されたオン状態のスイッチのアドレス情報を格納する複数の領域を有する第２のメモリと、前記第２のメモリのアドレス情報からどのスイッチが押されたかを判断する制御手段、を備えている。 - 特許庁 - The memory control unit 10 starts a memory identification sequence in a CPU 16 and executes a plurality of ID read modes corresponding to each of a plurality of types of F-ROMs, thus recognizing a flash memory coping with the unit 10, and selecting a command system corresponding to the flash memory, and hence reducing costs and a substrate area and then development man-hours and development delivery.
メモリ制御装置10は、CPU 16においてメモリ識別シーケンスを起動して、複数種類のF-ROMのそれぞれに対応する複数のID読み出しモードを実行することにより、本装置10に対応可能なフラッシュメモリを認識して、このフラッシュメモリに対応するコマンド体系を選択することができ、コスト低減および基板面積縮小、ならびに開発工数および開発納期の削減を実現する。 - 特許庁 - A main control section 16 transfers the subscriber information stored in the 1st memory card 13 to the 2nd memory card 15 in the case of mounting the 2nd memory card 15, receives an incoming call signal from a base station to make ringing noticed and in the case of making a call, the 1st memory card 13 is replaced to make the call again.
主制御部１６は、第２のメモリカード１５を装着する場合には、第１のメモリカード１３に記憶される加入者情報を、第２のメモリカード１５に転送し、この加入者情報に基づいて、基地局からの着信信号を受信して着信報知を行い、通話を行うには、再び第１のメモリカード１３に交換することにより、通話を行なうようにしたものである。 - 特許庁 - A control section 7 monitors the memory section 3 and when the free capacity of the memory section 3 attains a predetermined capacity or when a timer section 5 clocking the lapse time after the memory section 3 starts storage, the data are read out successively in the order in which the data are stored from the memory section 3 and the processing to decrease the data quantity is performed in a data processing means 4.
制御部７はメモリ部３を監視し、メモリ部３の空き容量が予め定めた容量になった場合、又はメモリ部３が記憶を開始した以降の経過時間を計時しているタイマ部５が予め定めた時間を計時した場合にはメモリ部３より古いデータ順から読み出し、データ処理手段４においてそのデータ量を減ずる処理を行わせる。 - 特許庁 - When both pieces of data coincide here, the access from the side of the unit 6 on the use side to the multipurpose memory area 2a is allowed by an operation control means 5.
ここで両者が一致した場合には、動作制御手段５が、利用側ユニット６側から汎用メモリ領域２ａへのアクセスを許容する。 - 特許庁 - In addition, the control device 100 makes the memory 110 store a time and/or a date at the time of supplying fuel through the card as history data.
また、制御装置１００は、当該カードにより燃料の供給を行った際の時間及び/または日付を履歴データとしてメモリ１１０に記憶させる。 - 特許庁 - Once the write of the designated data is complete, the memory access process unit 102 displays the recorded number of times on a display via a user I/F control unit 108.
指定されたデータの書き込みが終了すると、メモリアクセス処理部１０２は、記録した回数をユーザＩ／Ｆ制御部１０８を介してディスプレイに表示する。 - 特許庁 - A display control substrate 30 reads out the test display data from the memory device, and displays test images on the display unit, based on the read-out test display data.
表示制御基板３０は、記憶装置からテスト表示データを読み出し、この読み出したテスト表示データに基づいて表示器にテスト画像を表示させる。 - 特許庁 - The bending device 10 comprises a hydraulic cylinder 11, a punch 13, supports 14a, 14b, angle sensors 15a, 15, a memory 30, and a control part 20.
曲げ加工装置１０は、油圧シリンダ１１とパンチ１３と支持部１４ａ，１４ｂと角度センサ１５ａ，１５ｂと記憶部３０と制御部２０とを備えている。 - 特許庁 - A system control section 1 captures input data received through an operation display section 11 according to a program read from a read only memory 5.
システム制御部１は、読出専用メモリ５から読み出したプログラムに従って、操作表示部１１を通じて入力された入力データを取り込む。 - 特許庁 - To provide an image processing apparatus for applying padding and thinning out processing to image lines in the case of applying DMA transfer of image data stored in a memory to a write control section.
メモリに記憶された画データをＤＭＡ転送により書込み制御部に転送するに際して、画像ラインの水増し処理または間引き処理を行う。 - 特許庁 - A control section 4 in a server stores line information as to whether or not a telephone line L is busy to a memory 6 and transmits the line information to the client.
サーバー内の制御部４は電話回線Ｌが空いているかどうかの回線情報をメモリ６に記憶し、クライアントに回線情報を送信する。 - 特許庁 - In addition, two counting timers, an analog input selector, the A/D conversion part and DMA (direct memory access) control are stopped at the termination of transfer and restarted from the initial state.
また、転送の終了時に２つの計測タイマ、アナログ入力セレクタ、Ａ／Ｄ変換部、ＤＭＡ制御を停止し、初期状態から再起動する - 特許庁 - To provide a wireless remote control system where even a mobile device with a small memory capacity can be used for a user interface for remotely controlling an external device.
メモリ容量の小さな携帯機器でも外部機器の遠隔操作用のユーザインターフェースとして使用できる無線遠隔操作システムを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
