「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 117 118 119 120 121 122 123 124 125 .... 274 275 次へ＞- An image processing part 51 constituting an image processor 50 generates image data and stores them into an image memory 52 under the control of a CPU 10.
画像処理装置５０を構成する画像処理部５１は、ＣＰＵ１０の制御の下に画像データを生成して画像メモリ５２に記憶する。 - 特許庁 - The disc control apparatus encrypts the data stored in the cache memory, and stores the encrypted data in nonvolatile memories 23a3-23d3.
ディスク制御装置は、キャッシュメモリが記憶しているデータを暗号化し、暗号化されたデータを不揮発性メモリ２３ａ３〜２３ｄ３に記憶させる。 - 特許庁 - Thereafter, the IrDA part 32 is controlled by the control part 31 and transmits the ID stored in the ID memory 33 to the terminal equipment 2.
その後、ＩｒＤＡ部３２は制御部３１に制御されて、ＩＤメモリ３３に格納されているＩＤを端末装置２へ送信する。 - 特許庁 - A semiconductor memory device 1 relating to an embodiment comprises: an error correction part 9; a first storage part 10; a second storage part 11; and a control part 13.
実施形態に係る半導体記憶装置１は、エラー訂正部９、第１の記憶部１０、第２の記憶部１１、制御部１３を含む。 - 特許庁 - The equipment 20 is equipped with a radio reception circuit 21, a control circuit 22, a memory 24, a timing circuit 25 and a display device 26.
携帯型電子機器２０は、無線受信回路２１と制御回路２２とメモリ２４と計時回路２５と表示装置２６とを具備している。 - 特許庁 - To perform arbitrary color control and to reduce memory capacitance and costs in an image processor wherein a look-up table is used to perform color signal processing.
ルックアップテーブルを用いて色信号処理を行なう画像処理装置において、任意の色調整ができかつメモリ容量やコストを低減する。 - 特許庁 - The disk array control device 11 has a cache memory 12 for storing data to be transmitted and received between a host computer 13 and a disclosure 14.
ディスクアレイ制御装置１１は、ホストコンピュータ１３とディスクエンクロージャ１４との間で送受信されるデータを格納するキャッシュメモリ１２を有する。 - 特許庁 - When the application is operated, a control section indexes a table specifying validness and invalidness of an operating key corresponding to the application in a memory (step 31).
アプリケーションが動作すると、制御部はメモリ中のアプリケーションに対応する操作キーの有効、無効を規定するテーブルを索引する（ステップ31）。 - 特許庁 - The control section 13 reads a value of a bit rate of stream data stored in advance in a program area of a main memory 14 via the bus 17.
制御部１３は、メインメモリ１４のプログラム領域に予め記憶されているストリームデータのビットレートの値を、バス１７を介して読み出す。 - 特許庁 - When a still image mode signal appears in this dynamic image picking-up mode, a mode control circuit 16 puts the ch.2 signal of one field in a buffer memory 7.
この動画撮像中に静止画モード信号があると、モード制御回路１６はバッファメモリ７に１フィールドのｃｈ．２信号を取り込む。 - 特許庁 - To provide a control device of a data recording medium and a method therefor capable of further easily controlling a memory stick at a high speed by light load.
メモリスティックを、より容易に、軽い負荷で、高速に制御することのできるデータ記録媒体の制御装置およびその方法を提供する。 - 特許庁 - Furthermore, when the transfer destination is busy, and the control section 12 cannot transfer a speech, a message read from a voice compression memory is transferred to the transfer destination.
また、転送先が話中で通話を転送できないときには、音声圧縮メモリから読み出したメッセ−ジを転送先に転送する。 - 特許庁 - A memory cell is formed of a MOS transistor comprising a floating gate 6, a control gate 7 forming the word line WL, and an embedded gate 8.
メモリセルは、浮遊ゲート６、ワード線ＷＬを構成する制御ゲート７および埋め込みゲート８を有するＭＯＳトランジスタで構成される。 - 特許庁 - A control part 11 divides an image in a memory unit 12 according to the size of a region for writing into a writing medium 2 of an optical transfer type image.
制御部１１は、光転写型画像書き込み媒体２に書き込む領域の大きさに応じて、記憶部１２内の画像を分割する。 - 特許庁 - Thereby, the efficient access control to the shared memory can be achieved while maintaining data integrity in the information processor 200.
このようなことから、情報処理装置２００においてデータの完全性を維持しつつ、共有メモリへの効率的なアクセス制御を実現できる。 - 特許庁 - Next, each of interface units transfers the signal group to the direct memory access control of the second DSP on the side of signal group request.
次いで、インタフェース・ユニットは、信号群を要求する側の第２ディジタル信号プロセッサの直接メモリ・アクセス・コントローラに信号群を転送する。 - 特許庁 - To provide a game machine capable of avoiding increase in memory capacity by suppressing an increase in data quantity relating to stop control.
停止制御に関するデータ量の増加を抑制することによって記憶容量の増大化を回避させることが可能な遊技機を提供する。 - 特許庁 - To provide a control technique for continuing printing even when the available memory of a printer controller or printer is insufficient.
プリンタコントローラやプリンタのメモリ容量が足りない場合においても印刷処理を続行させるための制御技術を提供することを課題とする。 - 特許庁 - A processing control part updates in order a congestion list stored in a memory part, according to VICS (vehicle information communication system) information acquired from a VICS module.
処理制御部は、ＶＩＣＳモジュールから取得したＶＩＣＳ情報に従って、記憶部に記憶した渋滞リストを順次更新する。 - 特許庁 - To provide a method for stably machining a tip point that opposes a control gate in a sharp state regarding the floating gate of a flash memory.
フラッシュメモリのフローティングゲートに関し，コントロールゲートに対向する先端箇所を尖った形状に安定して加工する製造方法を提供する。 - 特許庁 - One memory area can be accessed from an external IC card reader through a control circuit built in the non-contact IC card.
一つのメモリ領域には、非接触ＩＣカードに設けた制御回路により外部からのＩＣカード読取装置によりアクセスできる領域とする。 - 特許庁 - The system control section 20 adds that rotational angle θ as the tag information of image data stored temporarily in an image memory 19 of a signal processing section 18.
システム制御部20は、この回転角度θを、信号処理部18の画像メモリ19に一時保存されている画像データのタグ情報として付加する。 - 特許庁 - To provide a driver control device and method for a semiconductor memory which improves impedance characteristics so as to reduce a layout area.
インピーダンス特性を改善してレイアウト面積を縮小させるようにした半導体メモリ装置のドライバ制御装置及び方法を提供する。 - 特許庁 - When the mobile phone 10 detects deterioration of the wireless channel, a wireless control section 18 allows a backup memory 15 to transmit the voice data.
また、携帯電話機１０は、無線回線状態の劣化を検知すると、無線制御部１８は、音声データをバックアップメモリ１５に送信させる。 - 特許庁 - The tamper-resistant microprocessor 100 is provided with: a processor core 10; a cache memory control section 20; a code data encryption decryption processing section 30; and a key value register 40 or the like.
耐タンパマイクロプロセッサ１００は、プロセッサコア１０、キャッシュメモリ制御部２０、コードデータ暗号復号処理部３０、鍵値レジスタ４０等を備える。 - 特許庁 - The controller is provided with a register and then a semiconductor memory device whose packaging is completed can control the delay time without the need for additional works.
制御部はレジスタを備え、これによりパッケージが完成された半導体メモリ装置において追加作業無しに遅延時間を調節できる。 - 特許庁 - To provide a data processor in which communication error between a control circuit and a memory circuit can be prevented by smoothing recovery from a reset state.
リセット状態からの復帰をスムーズにすることで制御回路とメモリ回路との通信エラーが防止されるデータ処理装置を提供すること。 - 特許庁 - The control portion 11 references the information 21 of the memory 15, executes the operation command corresponding to the feature of the notified detected object.
制御部１１は、記憶部１５の操作情報２１を参照し、通知された当該検出物の特徴に対応する操作コマンドを実行する。 - 特許庁 - A cache control circuit discriminates whether target block data is stored in the cache memory in response to a request from a keystone correction circuit.
キャッシュ制御回路は、キーストーン補正回路からの求めに応じて、キャッシュメモリ上に、目的のブロックデータが格納されているか否かを判別する。 - 特許庁 - The control unit 28 includes a means for estimating the current vehicle travel state, a memory, a loss acquirer, and an electric power generation controller.
制御部２８は、現在の車両の走行状態を推定する手段と、記憶手段と、損失取得手段と、発電制御手段とを含む。 - 特許庁 - The semiconductor device includes a memory cell 10, a bit line BL, a write circuit 11, a transfer control circuit 12, and a sense amplifier 13.
本発明の半導体装置は、メモリセル１０、ビット線ＢＬ、書き込み回路１１、転送制御回路１２、センスアンプ１３を備えて構成される。 - 特許庁 - For the representative moving image under reproduction, a system control circuit (22) checks whether the moving image to be the generation origin is recorded in a memory (20).
再生中の代表動画に対して、システム制御回路（２２）は、生成元になる動画がメモリ（２０）に記録されているかどうかを調べる。 - 特許庁 - A DVD recorder 2 is provided with an input part 2, an encoding part 3, a recording/reading part 4, a signal processing part 5, a control part 9, and a flash memory 99.
ＤＶＤレコーダ１は、入力部２、符号化部３、記録／読取部４、信号処理部５、制御部９、フラッシュメモリ９９を備える。 - 特許庁 - To provide a mixed memory in which a transistor of a control circuit is produced by the same production process as a logic and current consumption can be reduced.
ロジックと同一製造プロセスで制御回路のトランジスタを製造し、かつ消費電流を低減することのできる混載メモリを提供する。 - 特許庁 - The TS packet with additional information and complementing TS packets in the memory 20 are recorded in a recording medium 30 by an instruction of a system control circuit 22.
メモリ２０の付加情報付きＴＳパケットと補完ＴＳパケットは、システム制御回路２２の指示により記録媒体３０に記録される。 - 特許庁 - To provide an image forming device the image memory of which is easily controlled and to enable control of input/output of an image without lowering productivity.
画像メモリの制御が容易で、かつ、生産性を低下させることなく画像入出力の制御が可能な画像形成装置を提供する。 - 特許庁 - To provide a memory control device that can smoothly read out data under a condition that a plurality of chip sets of different bit configurations are mixed.
ビット構成の異なる複数のチップセットが混在する条件下で、円滑にデータを読み出すことができるメモリ制御装置を提供する。 - 特許庁 - An instruction is given to execute a data transmission according to a transmission condition based on the information stored in the control memory 14, using a dial list key.
そして、ダイヤルリストキーにより、制御用メモリ１４に記憶された前記情報に基づく送信条件により送信すべく指示を行う。 - 特許庁 - Then, a latch control signal LC is generated by receiving the fall of a one shot pulse, the address is taken into a latch 2 and an access is made to a memory cell array 6.
次に、ワンショットパルスの立ち下がりを受け、ラッチ制御信号ＬＣを生成してアドレスをラッチ２に取り込んでメモリセルアレイ６にアクセスする。 - 特許庁 - To provide a line buffer control apparatus capable of attaining high processing speed with a simple configuration and efficiently utilizing a memory for a plurality of destinations.
簡単な構成で処理速度の高速化と複数の宛先へのメモリの効率的な活用を可能にする回線バッファ制御装置を得ること。 - 特許庁 - Memory transistors MT have sources connected to the corresponding bit lines BL and have floating gates between control gates and conduction channels of drains and sources.
メモリトランジスタＭＴは、ソースが対応するビットラインＢＬに接続され、コントロールゲートとドレインソース間の伝導チャネルとの間にフローティングゲートを有する。 - 特許庁 - To reduce manufacturing fluctuation of an impurity diffusing regions formed in both sides of a control gate forming region in a 2-bit/cell memory element.
２ビット／セルのメモリ素子において、コントロールゲート形成領域の両側に形成する不純物拡散領域の製造ばらつきを低減する。 - 特許庁 - One ends of the electric current passages of the first, second and third forwarding transistors are connected with control electrodes of the first, second, and third memory cell transistors respectively.
第１、第２、第３転送トランジスタの電流通路の一端は、第１、第２、第３メモリセルトランジスタの制御電極とそれぞれ接続される。 - 特許庁 - To provide a technique to quantitatively control a memory to be consumed by instances of the respective classes that constitutes an application in an information processing system.
情報処理システムにおいてアプリケーションを構成する各クラスのインスタンスが消費するメモリを量的に制御する技術を提供する。 - 特許庁 - The control circuit controls the order and the number of times of inputting/outputting data between the buffer memory and the random data input/output circuit.
制御回路は、バッファメモリとランダムデータ入出力回路との間に入出力されるデータの順序と回数とをセクタ単位に調整する。 - 特許庁 - To provide an information processing system, a control method therefor, a memory readable by a computer, and a program capable of improving processing efficiency of the whole system.
システム全体の処理効率を向上することができる情報処理システム及びその制御方法、コンピュータ可読メモリ、プログラムを提供する。 - 特許庁 - The electronic camera includes an imaging element, a timing generator, a power supply circuit, a temperature detection part, a memory, an operation part, and a driving frequency control part.
電子カメラは、撮像素子と、タイミングジェネレータと、電源回路と、温度検出部と、メモリと、演算部と、駆動周波数制御部とを備える。 - 特許庁 - This enables prevention of an illegitimate rewriting of the control software stored in the flash memory 32 caused by an illegitimate access via the communicating terminal 43.
このため、上記通信用端子４３からの不正アクセスによってフラッシュメモリ３２内の制御ソフトが不正に書き換えられるのを防止できる。 - 特許庁 - A first and a second memory transistor are included in a string part between the first and second bit-lines, and comprise the control gate and the storage node, respectively.
第１及び第２メモリトランジスタは、第１及び第２ビットラインの間のストリング部分に含まれ、制御ゲート及びストレージノードをそれぞれ備える。 - 特許庁 - On the other hand, when occurring abnormality in the PLC 3, the control section 32 reads out the programs from the memory 31 to install into the PLC 3.
一方、ＰＬＣ３に異常が発生すると、アクセス管理部３２は、履歴データメモリ３１から制御プログラムを読み出して、ＰＬＣ３にインストールする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
