「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 135 136 137 138 139 140 141 142 143 .... 274 275 次へ＞- A data transfer control part 1008 transfers data necessary for starting, from the cache memory part 1005 of the cache device 1004 to the diskless PC 1002.
データ転送制御部１００８は、ディスクレスＰＣ１００２へ、その起動に必要なデータを、キャッシュ装置１００４のキャッシュメモリ部１００５から転送する。 - 特許庁 - Image data generated according to the intensity of irradiated radiation is supplied from an imaging panel 21 to a control circuit 28 and written into a memory 29.
照射された放射線の強度に応じて生成された画像データを撮像パネル２１から制御回路２８に供給すると共にメモリ２９に書き込む。 - 特許庁 - This memory device comprises a plurality of dielectric films SIN, SIO laminated on a semiconductor SUB and a control electrode GE on a plurality of dielectric films.
半導体ＳＵＢ上に積層された複数の誘電体膜ＳＩＮ，ＳＩＯと、複数の誘電体膜上の制御電極ＧＥとを有している。 - 特許庁 - The display device (1) is equipped with a display control circuit (3) driving a display panel (2), and a memory (7) storing the setting data of the display panel (2).
ディスプレイパネル（２）を駆動する表示制御回路（３）と、前記ディスプレイパネル（２）の設定データを記憶するメモリ（７）とを具備する表示装置（１）を構成する。 - 特許庁 - When there is an input on a Web browser from the user, a POS device I/O program 402 writes control data corresponding to the input into a shared memory 403.
ＰＯＳデバイスＩ／Ｏプログラム４０２は、Ｗｅｂブラウザ上でユーザからの入力があると、それに応じて共有メモリ４０３に制御データの書込みを行う。 - 特許庁 - A control circuit 20 compares density read by the density sensor 11 with a reference value stored in the ten-gradation density reference value memory 22.
濃度センサ１１により読取った濃度を制御回路２０により１０階調濃度基準値メモリ２２に格納されている基準値と比較する。 - 特許庁 - Only the audio data AD permitted to be recorded is read out from the memory 23 and recorded to the disk 27 through a laser control and optical pickup part 26.
従って、記録が許可されるオーディオデータＡＤのみが、メモリ２３から読み出され、レーザ制御及び光ピックアップ部２６を介してディスク２７に記録される。 - 特許庁 - A semiconductor memory comprises flip-flop circuits 1, 2, 3, a command discriminating circuit 4A discriminating an inputted command, and a write-in operation control circuit 6.
半導体記憶装置は、フリップフロップ回路１，２，３、入力されるコマンドを判定するコマンド判定回路４Ａ、および書込動作制御回路６を含む。 - 特許庁 - To provide a semiconductor memory device which enables mask/ disable operation only with control of only one mask/disable terminal during the testing time.
試験の際に１つのマスク／ディセーブル端子の制御のみでマスク／ディセーブル動作をおこなうことができる半導体記憶装置を提供することを課題とする。 - 特許庁 - HARDWARE EXECUTION CONTROL METHOD OF ACCESS TO MEMORY IN COMPUTER USING HARDWARE EXECUTION SEMAPHORE AND OTHER SIMILAR HARDWARE EXECUTION SERIALIZING AND PRIORITIZING MECHANISMS
ハードウェア実施セマフォおよび他の同様のハードウェア実施直列化および順位付け機構を使用する、コンピュータ内でのメモリへのアクセスのハードウェア実施制御の方法 - 特許庁 - After key data information is recorded in the high speed memory 10, a microprocessor 4 receives a reset release signal from the reset control circuit 3 and begins software processing.
マイクロプロセッサ４は高速メモリ１０にキーデータ情報が記録された後、リセットコントロール回路３からのリセット解除信号を受けてソフトウェア処理を開始する。 - 特許庁 - A comparator 10 compares the reproducing clock information with a reference clock generated by a reference clock generator 11 to output the result to the memory control circuit 7.
比較器１０は、再生クロック情報と、基準クロック発生器１１が発生する基準クロックトとを比較し、その結果を、メモリ制御回路７へ出力する。 - 特許庁 - Also, a control part 2 stores vehicle speed pulse data acquired from a vehicle speed pulse generating device 11 and angle data acquired from an angle sensor in the memory 9.
また、制御部２は、車速パルス発生装置１１から取得した車速パルスデータや角度センサーから取得した角度データをメモリ９に記憶する。 - 特許庁 - To provide an IC for memory control for inexpensively manufacturing an information processor for which RAM and ROM whose data bus width is different are used.
データバス幅が異なるＲＡＭ及びＲＯＭとが用いられた情報処理装置を安価に製造することが出来るメモリ制御用ＩＣを提供する。 - 特許庁 - To perform accurately on/off control of high voltage externally supplied without increasing chip area not so much in a semiconductor device having a non-volatile memory.
不揮発性メモリを有する半導体装置において、チップ面積をあまり増加させずに、外部から供給される高電圧のオン／オフ制御を正確に行う。 - 特許庁 - The non-volatile memory 32a of an MCU 32 is stored with operation control programs and operation illuminance setting values corresponding to respective forms shown in the figure 8.
ＭＣＵ３２の不揮発性メモリ３２ａには、図８に示す各形式に対応する動作制御プログラム及び動作照度設定値が記憶されている。 - 特許庁 - A memory cell is constituted of a MOS transistor having a floating gate 221b, a control gate 222a constituting a word line WL and an auxiliary gate 223a.
メモリセルは、浮遊ゲート２２１ｂ、ワード線ＷＬを構成する制御ゲート２２２ａおよび補助ゲート２２３ａを有するＭＯＳトランジスタで構成される。 - 特許庁 - When receiving the coincident information m, the storage data control software 44 ceases storing the coincident teletext data to a teletext storage memory 22.
格納データコントロールソフトウェア４４は、前記一致情報ｍを受けた場合、その一致したテレテキストデータをテレテキストデータ格納メモリ２２に格納するのを止める。 - 特許庁 - The bus includes a plurality (number smaller than number of bits within one address) of bus lines to transmit almost all of necessary address, data, and control information to the memory device.
バスは、メモリ装置に必要なアドレス，データ，制御情報のほぼ全てを伝えるために複数（１つのアドレス内のビット数より少ない数）のバス線を含む。 - 特許庁 - To provide a coordinate input device and its control method, which precisely actualize coordinate input from an arbitrary place, and a computer- readable memory.
任意の場所から座標入力を精度良く実現することができる座標入力装置及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - To provide a pipeline processing control technology allowing pipeline processing in a parallel database without pressing a resource such as a memory of a coordinator server.
コーディネータサーバのメモリなどのリソースを圧迫することなく、並列データベースにおいてパイプライン処理を実現可能なパイプライン処理制御技術を提供する。 - 特許庁 - To increase the reliability of a non-volatile semiconductor memory having a floating gate electrode and a control gate electrode and also to enable low-voltage rewriting and reading therein.
浮遊ゲート電極と制御ゲート電極を有する不揮発性半導体記憶装置の高信頼性化、低電圧書き換え、低電圧読み出しを可能にする。 - 特許庁 - To provide a liquid crystal display device capable of improving display quality by performing finer overdrive (OD) control without increasing a memory capacity.
メモリ容量を増加させずに、よりきめ細かなオーバードライブ（ＯＤ）制御を行って表示品質を向上させることのできる液晶表示装置を提供する。 - 特許庁 - The base station includes a call processing control part of the redundant configuration that transfers data more than twice faster than the address, and writes data in a memory from a CPU.
基地局は、冗長構成をなし、アドレスに比べ２倍以上の速度でデータを転送しＣＰＵからメモリにデータを書き込む呼処理制御部を含む。 - 特許庁 - To inhibit a degradation of transmission characteristics at data transmission even when enough software buffer memory for retransmission control cannot be secured in a mobile terminal device.
移動端末装置で十分に再送制御用のソフトバッファメモリが確保されない場合においても、データ伝送時における伝送特性の劣化を抑制すること。 - 特許庁 - To provide a semiconductor memory device in which efficient buffer drive control can be performed in constitution in which data buses are connected in multi-stages.
本発明は、多段にデータバスを接続する構成において効率的なバッファ駆動制御が可能な半導体記憶装置を提供することを目的とする。 - 特許庁 - To provide a control device preferentially storing effective data specifying the cause of a failure and having high importance in a memory.
故障原因を特定可能な有効なデータであって、重要度の高いデータを優先的に記憶部に記憶することができる制御装置を提供する。 - 特許庁 - The nonvolatile memory is equipped with a control circuit (33) having an erasing mode for applying a voltage required for the erasure to the source electrode and the gate electrode.
不揮発性メモリは、ソース電極とゲート電極とに消去に必要な電圧を印加する消去モードを有する制御回路（３３）を備える。 - 特許庁 - Further, the CPU 25 changes the number of data to be averaged depending on the magnitude of the variance into a prescribed number stored in the memory 26 and performs the output control.
さらに、分散の大きさに応じて平均化するデータ数をメモリ２６に記憶させた所定の個数に変化させて出力制御を行う。 - 特許庁 - A scheduler (read control part) 1-3 successively reads them from the frame data stored in the memory bank allocated to the class of the high priority and transmits them.
スケジューラ（リード制御部）１−３は、優先度の高いクラスに割り当てられたメモリバンクに格納されたフレームデータから順に読み出して送信する。 - 特許庁 - A data control circuit holds, in a reading operation, data read from the corresponding memory cell array for each subcycle and outputs the data to the data terminal in the same timing.
データ制御回路は、読み出し動作において、サブサイクル毎に対応するメモリセルアレイから読み出されるデータを保持し、データ端子に同じタイミングで出力する。 - 特許庁 - Control parts 104 of the television sets 101 side upgrade firmware 106A memorized in a memory part 106 by the vendor commands when the television sets receives the vendor commands.
ベンダーコマンドを受信すると、テレビ１０１側の制御部１０４は、記憶部１０６に記憶されているファームウェア１０６Ａをベンダーコマンドによってバージョンアップする。 - 特許庁 - A display controller 12 performs control to displays the image of the RGB signal over the image of the NTSC signal from the frame memory 14.
表示コントローラ１２は、フレームメモリ１４からのＮＴＳＣ信号による画像上にＲＧＢ信号による画像を重ね合わせて表示するように制御する。 - 特許庁 - To form control wiring between adjacent first wiring and second wiring without changing lateral intervals between adjacent storage capacitors of a DRAM memory cell.
ＤＲＡＭメモリセルの隣接する蓄積容量間の横間隔を変えることなく、隣接する第１配線および第２配線間に制御配線を形成する。 - 特許庁 - The operation authentication system is provided with the game machine 1 having a PCB box performing control for a game and a USB memory necessary for operation authentication.
動作認証システムは、遊技のための制御を行うＰＣＢボックスを備えたゲームマシン１と、動作認証に要するＵＳＢメモリとを有している。 - 特許庁 - To provide a semiconductor memory in which the degree of freedom of setting storage capacity is enhanced in a bank performing parallel processing of data and its control method.
データの並列処理を行うバンクについて記憶容量の設定の自由度が高められた半導体記憶装置とその制御方法を提供する。 - 特許庁 - The memory card stores a communication application program to be installed in the host device and communication information with which a baseband processing part 42 performs communication control.
メモリーカードには、ホスト機器にインストールされる通信アプリケーションプログラム、ベースバンド処理部４２で通信制御するための通信情報が格納される。 - 特許庁 - An executing address pointer forming circuit 6 receives the ACK signal from the RAM control circuit 9, and counts up the completion of the access to the external memory 10.
実行アドレスポインタ生成回路６はＲＡＭ制御回路9からのACK信号を受け取り、外部メモリ10へのアクセスが完了したことをカウントアップする。 - 特許庁 - Sidewall insulating films 13a, 13b are formed on sidewalls of the control gate electrode CG and the memory gate electrode MG which do not face each other.
制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの互いに対向していない側の側壁上には側壁絶縁膜１３ａ，１３ｂが形成されている。 - 特許庁 - A memory 6 stores a plurality of automatic accompaniment patterns and a plurality of lighting control patterns each corresponding to the plurality of automatic accompaniment patterns.
メモリ６が、複数の自動伴奏パターンと、これら複数の自動伴奏パターンのそれぞれに対応している複数の照明制御パターを記憶している。 - 特許庁 - The memory control unit 21 executes the refresh operation of the DRAM 12 when both the imaging device drive signal and the setting signal are not being received.
メモリ制御部２１は、撮像素子駆動信号および設定信号の両方とも受信していないときに、ＤＲＡＭ１２のリフレッシュ動作を実行する。 - 特許庁 - Concurrently with the start of operation of the receiver 110, the control voltage stored in the memory 9 is applied to the varactor diode VC1 via a resistor R1.
受信装置１１０の動作開始と同時に、前記メモリ９に記憶された制御電圧を、抵抗Ｒ１を介して前記バラクタダイオードＶＣ１に印加する。 - 特許庁 - When they are not matched, a control signal generating circuit 15 performs an access to the external memory device in an access mode different from the burst access request from the bus controller.
一致しない場合には、制御信号生成回路１５がバスコントローラからのバーストアクセス要求と異なるアクセスモードで外部メモリデバイスにアクセスする。 - 特許庁 - A shift cell detecting circuit 6 is provided between a circuit 3 for latching a write data and a latch control circuit 4 of an NAND type flash memory.
ＮＡＮＤ型フラッシュメモリにおいて、書き込みデータを保持するラッチ回路３と、ラッチ制御回路４との間にシフトセル検出回路６を設ける。 - 特許庁 - A timing signal associated with address and/or control signals which duplicates the propagation delay of these signals is used to coordinate memory operations.
アドレス信号および／または制御信号に関連する、これらの信号の伝搬遅延を複製するタイミング信号が、メモリ動作の調整に使用される。 - 特許庁 - To control an output-ON section of a waveform data and an output- OFF section of the waveform data, without using a sequence memory and irrespective of the waveform length.
シーケンスメモリを用いることなく、かつ波形長と無関係に、波形データの出力オン区間および波形データの出力オフ区間を制御する。 - 特許庁 - A silicon nitride film 14 is formed, as a film with relative intense tension stress, is formed to cover the control gate electrode 5a and the memory gate electrode 7a.
その制御ゲート電極５ａおよびメモリゲート電極７ａを覆うように、引張り応力の比較的強い膜として、シリコン窒化膜１４が形成されている。 - 特許庁 - A bookmark storage area in a memory 26 is rearranged in an order of the latest access, read and displayed on the screen by a bookmark list control program (step 51).
ブックマーク一覧表示制御プログラムはメモリ26内のブックマーク保存エリアを最新アクセス順に並び替えと共に読み出して画面表示する（ステップ51）。 - 特許庁 - A nonvolatile memory device comprises first and second control gates 304, 305 formed above a substrate 301 via a second gate insulating layer 306 made of an ONO film.
基板３０１の上方にＯＮＯ膜からなる第２のゲート絶縁層３０６を介して第１及び第２のコントロールゲート３０４，３０５が形成されている。 - 特許庁 - A write control part 15 writes to a phase adjustment memory 16 based upon a write ready signal from the phase adjustment part 14 and effective/ineffective state information on data.
書込制御部１５は位相調整部１４からの書込み許可信号とデータの有効／ 無効情報とを基に位相調整メモリ１６へ書込みを行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
