「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 139 140 141 142 143 144 145 146 147 .... 274 275 次へ＞- In a hybrid drive 100 with the extended memory formed by combining the optical disk drive with the nonvolatile memory, an optical disk control section 10 includes an expansion bus I/F 30, a nonvolatile memory device 40 is connected thereto by the expansion bus 35, and the expansion bus I/F 30 and a host I/F 13 are also connected by the expansion bus 35.
光ディスクドライブと不揮発性メモリを組み合わせた拡張メモリ付きハイブリッドドライブ１００において、光ディスク制御部１０に拡張バスＩ／Ｆ３０を設けて拡張バス３５により不揮発性メモリ装置４０を接続すると共に、ホストＩ／Ｆ１３との間を拡張バス３５で接続する。 - 特許庁 - The remote monitoring and examining device 1 of an elevator is furnished with a memory 13 to call and accommodate the specified pieces of information, for example about the floor(s) to be skipped, stored in a memory 22 of an elevator control device 21, and an examining operation is performed in such a manner that the information stored in the memory 13 is taken into account.
エレベーターの遠隔監視診断装置１に、エレベーターの制御装置２１のメモリ２２内に記憶された不停止階等の所定情報を呼び出し、格納するメモリ１３を設け、診断運転時、このメモリ１３に格納された所定情報を考慮して診断運転を行うようにしてある。 - 特許庁 - This device has a feature that a plurality of dummy word lines are arranged at the memory block end and word drivers are arranged with respect to the above dummy word lines to control the threshold state of dummy memory cells formed under the dummy word lines, and also a bias is impressed on the dummy word lines also when a memory area for storing the data from the outside is operated.
メモリブロック端にダミーワード線を複数本設置し、前記ダミーワード線に対してワードドライバを設置して、ダミーワード線の下に形成されるダミーメモリセルのしきい値状態を制御すると共に、外部からのデータを格納するメモリ領域を動作させる際にも、ダミーワード線に対してバイアスを印加することを特徴とする。 - 特許庁 - The amplifier circuit is controlled by control circuitry in the nonvolatile memory device so that each sense amplifier circuit sources a first current level during the pre-charge cycle of a memory read operation, and a second current level being greater than the first current level during the memory cell sense operation.
本センスアンプ回路は、非揮発性メモリ装置における制御回路によって制御され、従って各センスアンプ回路はメモリ読取動作のプレチャージサイクル期間中に第一電流レベルを供給し、且つメモリセル検知動作期間中に第一電流レベルよりもより大きな第二電流レベルを供給する。 - 特許庁 - The device is provided with an A/D converting section, which takes in analog video input signals and conducts A/D conversion, a memory section, which holds converted data, a D/A converting section, which conducts D/A conversion of the data taken out from the memory section and outputs the data, and input and output control sections which control the above operations and timing.
アナログ映像入力信号を取り込みＡ／Ｄ変換するＡ／Ｄ変換部と、変換したデータを保持するメモリ部と、メモリ部から取り出したデータをＤ／Ａ変換して出力するＤ／Ａ変換部と、これらの動作とタイミングを制御する入力制御部、出力制御部とを備えた。 - 特許庁 - When the image data acquired at the original reading section or the image data acquired at upper surface reading section are stored in a page memory, a control section detects the residual capacity of the page memory and if the residual capacity is not above a predetermined level, the control section stops reading of the original at the original reading section or a lower surface reading section temporarily.
制御部は、原稿読取部が取得した画像データ又は上面読取部が取得した画像データをページメモリに蓄積する際にページメモリの残容量を検出し、所定量以上無い場合、原稿読取部による原稿の読み取り又は下面読取部による原稿の読み取りを一時停止させる。 - 特許庁 - Then the control part 5 reads message data out of the memory part 8 and a display control part 9 displays the message at a display part 10, and when the message contains the sender identification code or successive transmission code, messages to be displayed en bloc are retrieved from other messages stored in the memory part 8 and displayed together at a time.
制御部５はメモリ部８に記憶したメッセージデータを読み出し、表示制御部９により表示部10にメッセージを表示するが、メッセージの中に送信者識別コードまたは連続送信コードが存在している場合、メモリ部８内に記憶されている他のメッセージから一括表示するメッセージを検索し、一括表示する。 - 特許庁 - It is prevented that transfer data of full capacity or more is transferred to a buffer memory for recording by monitoring accumulation quantity of a buffer memory for recording in a recording device section side by a reproducing device section side and controlling (transfer speed control or stop control) a transfer output in accordance with its data accumulation quantity quantity (F115, F118, F120).
再生装置部側が、記録装置部側での記録用バッファメモリの蓄積量を監視して、そのデータ蓄積量に応じて転送出力をコントロール（転送速度制御又は停止制御）を行うことで（Ｆ１１５，Ｆ１１８，Ｆ１２０）、記録用バッファメモリにフル容量以上の転送データが転送されることを回避する。 - 特許庁 - The semiconductor integrated circuit includes: a pair of power source wirings (10, 11), a plurality of static memory cells (18), a voltage control circuit (20) for controlling an operation voltage to be applied to the static memory cells from the power source wiring, a monitor circuit (21) for monitoring the voltage of the power source wiring, and a mode control circuit (5) for controlling an operation mode.
半導体集積回路は、一対の電源配線（１０，１１）と、複数個のスタティックメモリセル（１８）と、前記電源配線から前記スタティックメモリセルに印加する動作電圧を制御する電圧制御回路（２０）と、前記電源配線の電圧をモニタするモニタ回路（２１）と、動作モードを制御するモード制御回路（５）と、を含む。 - 特許庁 - A format program 23' to format a part of the main memory, a transfer program 24' to transfer the program group 26 and the connection information 32 to a formatted storage area of the main memory and a transfer control program 22 to control execution of the format program 23', and the transfer program 24', are stored in the recording medium 20.
また、記録媒体２０には、メインメモリの一部をフォーマットするフォーマットプログラム２３’と、メインメモリのフォーマットされた記憶領域内にプログラム群２６及び接続情報３２を転送する転送プログラム２４’と、フォーマットプログラム２３’及び転送プログラム２４’の実行を制御する転送制御プログラム２２とが格納されている。 - 特許庁 - To provide a control device for an intake system capable of smoothly restarting control of the maximum lift of an intake valve by suppressing unnecessary fluctuation of engine output as much as possible even if change history data stored in volatile memory changes due to instantaneous cut of electricity supply to the volatile memory.
揮発性メモリに対する給電の瞬断に起因して揮発性メモリに記憶された変更履歴のデータが変化した場合であっても、機関出力の不必要な変動を極力抑制して円滑に吸気バルブの最大リフト量の制御を再開することのできる吸気系の制御装置を提供する。 - 特許庁 - The ACU 132 restricts the execution of DMA transfer by the DMAC 133 based on access control information set to a control/status register 131 by a privilege process to prohibit the access to memory areas other than a memory area to which the user process is accessible by the DMAC 133.
ＡＣＵ１３２は、特権プロセスによってコントロール／ステータスレジスタ１３１に設定されるアクセス制御情報に基づいてＤＭＡＣ１３３によるＤＭＡ転送の実行を制限し、ユーザプロセスがアクセス可能なメモリ領域以外の他のメモリ領域がＤＭＡＣ１３３によってアクセスされることを禁止する。 - 特許庁 - A control means (8) enables information storing operation for nonvolatile memory cells by boosting of voltage applied to nonvolatile memory cells and erasure processing and write processing by boosting voltage clamp, and performs selection control selecting an apply period of boosting voltage applied in a period of information storing period or the like.
制御手段（８）は、不揮発性メモリセル（１１）に印加される電圧の昇圧及び昇圧電圧クランプによる消去処理と書込み処理により不揮発性メモリセルに対する情報記憶動作を可能とし、情報記憶動作の期間に印加される昇圧電圧の印加期間などを選択する選択制御を行なう。 - 特許庁 - This multiprocessor system comprises a memory for separately storing the thread of a processing program and a control program for controlling the execution of the processing program, and a plurality of processors for executing the thread of one or more processing programs stored in the memory and the thread of one or more control programs.
処理プログラムのスレッド及び該処理プログラムの実行を制御するための制御プログラムのスレッドを分離して記憶するメモリと、メモリに記憶される一又は複数の処理プログラムのスレッド及び一又は複数の制御プログラムのスレッドを実行するための複数のプロセッサとを有するマルチプロセッサシステムが提供される。 - 特許庁 - The test control circuit outputs a control signal to the plurality of RAM-macro RAM1 to RAM7 so that one RAM-macro out of the plurality of RAM-macro RAM1 to RAM7 is inspected in a memory test execution period corresponding to one RAM-macro out of the plurality of memory test execution periods.
そのテスト制御回路は、複数のＲＡＭマクロＲＡＭ１〜ＲＡＭ７のうちの１つのＲＡＭマクロがその複数メモリテスト実施期間のうちのその１つのＲＡＭマクロに対応するメモリテスト実施期間に検査されるように、複数のＲＡＭマクロＲＡＭ１〜ＲＡＭ７に制御信号を出力する。 - 特許庁 - As a result, when it is detected that the destination of access by the CPU 7 is, for example a system bus control circuit 9 other than the inside memory 1, a buffer control circuit 4 invalidates a buffer 8, and a bus arbitrating circuit 3 controls the access to the inside memory 1 by the DMAC 6 and the bus access by the CPU 7 to be executed simultaneously.
その結果、ＣＰＵ７のアクセス先が内部メモリ１以外の例えばシステムバス制御回路９であることが検出されたとき、バッファ制御回路４はＢｕｆｆｅｒ８を無効にし、バス調停回路３は、ＤＭＡＣ６による内部メモリ１へのアクセスとＣＰＵ７のバスアクセスが同時に実行されるように制御する。 - 特許庁 - In addition, the lamp control means outputs a turning on/off signal according to the lighting patterns of the game effect LED 28a, game effect lamps 28b and 28c, decoration lamp 25, prize winning ball lamp 51, blowout lamp 52, start memory indicator 18 and gate pass memory indicator 41 defined by the lamp control commands.
また、ランプ制御手段は、ランプ制御コマンドに応じて定義されている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５、賞球ランプ５１、球切れランプ５２、始動記憶表示器１８およびゲート通過記憶表示器４１の点灯パターンに応じて、それらに対して点灯／消灯信号を出力する。 - 特許庁 - A display control part 38 supplies page specification information PG specifying the current and next pages to a musical note output part 36 according to the display progress information in the storage part 16C and the musical performance measure information MN from the musical performance reproduction part 34 to control the update of the image data in display memory and auxiliary memory.
表示制御部３８は、記憶部１６Ｃの表示進行情報及び演奏再生部３４からの演奏小節情報ＭＮに応じて現ページ及び次ページを指定するページ指定情報ＰＧを楽譜出力部３６に供給し、表示メモリ及び補助メモリの画像データの更新を制御する。 - 特許庁 - This buffer management system contains a host CPU 2 operating by program control, other devices 3 and 4, a communication controller 1 and a system bus 5 connecting respective devices and used to transfer information, and the communication controller 1 comprises an MPU 10, a main memory 12, a buffer memory 13, a DMAC 11, and communication control LSIs 14.
プログラム制御により動作する上位ＣＰＵ２と、他装置３、４と、通信制御装置１と、各装置間を接続し情報転送に使用されるシステムバス５とを具備し、通信制御装置１は、ＭＰＵ１０と、主メモリ１２と、バッファメモリ１３と、ＤＭＡＣ１１と、通信制御ＬＳＩ１４とにより構成される。 - 特許庁 - A main control section 1 adds other image data converted by the image read section to the image data to be sent stored in the image memory 8 as the same communication job and stores the resulting data to the image memory 8 as its control (step S48) when an original addition key is turned on (YES in step S47).
主制御部１は、例えば、原稿追加キーがオンされたとき（ステップＳ４７でＹＥＳ）、画像読取部２によって変換された別の画像データを画像メモリ８に格納された送信すべき画像データに同一の通信ジョブとして追加して画像メモリ８に格納するように制御する（ステップＳ４８）。 - 特許庁 - To provide a memory sharing system which is individually provided corresponding to microcomputers and enables the respective microcomputers to share common control data stored in a specific memory among a plurality of memories stored with control data on various set items with a plurality of microcomputers.
複数のマイクロコンピュータに個々に対応して設けられて各々のマイクロコンピュータが各種設定項目の制御データがそれぞれ記憶された複数のメモリのうちの特定のメモリに記憶された共通する制御データを複数のマイクロコンピュータで相互に共用シテ実行できるようにしたメモリ共用システムを提供する。 - 特許庁 - When the display button is pressed, power from the battery is supplied to a control circuit 1161, a semiconductor memory 1162, and the residual amount display section, and the control circuit reads the residual amount information of the storage area of the HDD main body from the residual amount storage area 1162c of the semiconductor memory to display numerals in the residual amount display section.
表示ボタンが押されると電池からの電源が制御回路１１６１と半導体メモリ１１６２と残量表示部に供給され、制御回路は半導体メモリの残量記憶領域１１６２ｃよりＨＤＤ本体の記憶領域の残量情報を読み出して残量表示部に数字で表示する。 - 特許庁 - Second control means 220, having cache memory means 230, obtains the table through the first control means 120, stores the table in the cache memory means 230, and returns the first record of the table to a COBOL program 210 when a READ command is sent from the COBOL program 210 to the table of the relational database 110 and when the READ command is the first command to the table.
第2の制御手段220は、キャッシュ記憶手段230を有し、COBOLプログラム210からリレーショナルデータベース110のテーブルに対してREAD命令が出されたとき、テーブルに対する1回目のREAD命令であれば、第1の制御手段120を通じてテーブルを取得してキャッシュ記憶手段230に記憶すると共にテーブルの1つ目のレコードをCOBOLプログラム210に返却する。 - 特許庁 - The memory device includes a temperature information outputting device that outputs a temperature information code including temperature information of the memory device and a control signal generating section that receives the temperature information code and generates a control signal in a self-refresh cycle, whose state does not change due to the change of temperature at a predetermined value or lower.
メモリ装置の温度情報を含む温度情報コードを出力する温度情報出力装置と、前記温度情報コードを受信して、一定値以下の温度変化ではその状態が変わらないセルフリフレッシュ周期の制御信号を生成する制御信号生成部とを備えるメモリ装置を提供する。 - 特許庁 - In a semiconductor memory, there are provided: a voltage control circuit for supplying low voltage or high voltage to a word line selected for write or read; and an input/output control circuit for performing a single time data write or read to a plurality of memory cells corresponding to a selected word line.
半導体記憶装置において、データ書込または読出に選択された選択ワード線に対して、低電圧または高電圧を供給する電圧制御回路を設け、選択ワード線に対応する複数のメモリセルを対象として、１回のデータの書込または読出を実行する入出力制御回路をさらに設ける。 - 特許庁 - When the input of the key input information is detected before the completion of the initialization is detected, in such a state that the key input accepting screen is displayed on the operation part 12, the operation part control part 13 evacuates the key input information to a memory and transmits the key input information in the memory to the system control part 7, after the completion of the initialization is detected.
キー入力受付画面を操作部１２上に表示した状態で、初期化完了を検知する前にキー入力情報の入力を検知すると、そのキー入力情報をメモリに退避させ、初期化完了を検知した後、メモリ内のキー入力情報をシステム制御部７へ送信する。 - 特許庁 - If function setting contents of the living room master unit 3 registered in the controller memory of the controller 4 and the master unit memory of the living room master unit 3 are different when a function determining operation is performed, a controller control part or a master unit control part unifies the contents with the ones registered in one of them by a preset condition.
制御機制御部或いは親機制御部は、機能決定操作されたら制御機４の制御機メモリ及び居室親機３の親機メモリに登録されている居室親機３の機能設定内容が異なっている場合は、予め設定された条件により何れか一方に登録されている内容で統一する。 - 特許庁 - A main control unit and a discharge control unit are supplied with backup power sources for holding storage contents of a memory after power is turned off and are configured to restart operation before the power is turned off after the power is recovered, and the storage contents of the memory are deleted when an operation switch SW is turned on when recovering the power.
主制御部と払出制御部には、電源遮断後もメモリの記憶内容を保持可能なバックアップ電源が供給され、電源復帰後に、電源遮断前の動作を再開できるよう構成される一方、電源復帰時に操作スイッチＳＷがＯＮ操作されると、メモリの記憶内容が消去させるよう構成される。 - 特許庁 - The image pickup device comprises an image pickup element for picking up the image of an object image, a memory for recording the number of shootings and image data, and control device for disabling shooting when the number of shooting reaches a prescribed value, and for resetting the number of shooting recorded in a memory by a control signal from external equipment.
被写体像を撮像する撮像素子と、撮影回数及び画像デ−タを記録するメモリと、撮影回数が所定の回数になると撮影を不能とし、外部機器からの制御信号によって、メモリに記録されている撮影回数をリセットする制御装置と、を有することを特徴とする撮像装置を提供する。 - 特許庁 - A selection control circuit 108 generates a selection control signal 109 based on speed information 103 so that a particular single frame of data is written into a memory 110 for one frame time duration with a frame time duration required for one frame of data to be accumulated into the memory 110 during normal speed playback as a unit.
通常速度での再生時に１フレームのデータをメモリ１１０へ蓄積するのに要するフレーム時間を単位として、１フレーム時間にある特定の１つのフレームのデータがメモリ１１０に書き込まれるように、速度情報１０３を基に選択制御回路１０８が選択制御信号１０９を生成する。 - 特許庁 - An average luminance calculation means 2 calculates average luminance from the video signals written in the video memory at a plurality of times of timing in one frame period, and a luminance control means 3 executes the luminance control of a video signal read from the video memory 1 on the basis of the calculated average luminance.
平均輝度算出手段２は、１フレーム期間内における複数回のタイミングにおいて、映像メモリ１に書き込まれた映像信号から平均輝度を算出し、算出された前記平均輝度に基づいて、輝度制御手段３において、映像メモリ１から読み出された映像信号の輝度制御を実行する。 - 特許庁 - This drive is equipped with a frame memory 1 for storing address data, a read control part 3 for reading the address data from the frame memory 1 based on the clock A, a serializer 7 for transferring the address data read by the read control part 3, and a drive part 100B for driving a plasma display panel 30 based on the address data transferred by the serializer 7.
アドレスデータを記憶するフレームメモリ１と、クロックＡに基づいてフレームメモリ１からアドレスデータを読み出す読出制御部３と、読出制御部３により読み出されたアドレスデータを転送するシリアライザ７と、シリアライザ７により転送されたアドレスデータに基づいてプラズマディスプレイパネル３０を駆動する駆動部１００Ｂとを備える。 - 特許庁 - The transmission and reception device is equipped with at least an image information memory 12 composed of a volatile memory which stores image information, etc., an operation display part 14, a printing part 18, a scanner 19, and a transmission and reception control part 16 where a communication control part 20 for transmission and reception is connected through a data bus line 21.
送受信装置１０は、少なくとも画情報等を記憶する揮発性メモリからなる画情報メモリ１２、操作表示部１４、印刷部１８、スキャナ１９、電話回線２０１を介して送受信するための通信制御部２０をデータバスライン２１を介して接続してなる送受信制御部１６を備えて構成される。 - 特許庁 - In the look-ahead control method for memory data for one selected bus master in a system 10 where a plurality of bus masters (12, 13 and 14) are connected to a memory 17, whether to perform look-ahead control is judged based on a signal for discriminating the selected bus master and a signal for discriminating a transfer type.
複数のバスマスタ（１２，１３，１４）とメモリ１７が接続されたシステム１０に於ける選択された一つのバスマスタに対するメモリデータの先読み制御方法であって、当該選択されたバスマスタを判別する信号と、転送タイプを判別する信号とに基づいて先読み制御を行うか否かを判定するようにしている。 - 特許庁 - The transfer of a writing/erasure control program from the nonvolatile memory 4 to the control RAM 15 is executed by any of the controllers 11 and 30 and the FCPU 12 which respond to the request of the main CPU 2 so that it is possible to shorten the execution start time of the user program of the nonvolatile memory 4 by the main CPU 2.
書き込み・消去制御プログラムの不揮発性メモリ４からコンロールＲＡＭ１５への転送をメインＣＰＵ２の要求に応答するコントローラ１１、３０、ＦＣＰＵ１２のいずれかが実行するので、メインＣＰＵ２による不揮発性メモリ４のユーザープログラムの実行開始時間を短縮できる。 - 特許庁 - A broadcast receiver includes: a memory 7 for storing station selection key numbers and a plurality of broadcast stations preset to keys; and a control section 6, and the control section 6 carries out receptible judgment and thereafter rewrites contents of the memory 7 so that reception broadcast stations in the judged area are preset to station selection keys to which broadcast stations in the same chain are preset.
選局キー番号と、このキーにプリセットした複数の放送局を記憶するメモリ７を備え、制御部６が受信可能判定を行った後、その地域で受信可能な放送局を、同じ系列の放送局がプリセットされている選局キーにプリセットするようにメモリ７を書き換える。 - 特許庁 - Input signal of an operation switch 35 is stored in a memory IC 38 and when power supply to a control circuit section 29 is recovered from interruption, a microcomputer 33 reads out input signal information stored in the memory IC 38 and controls the control circuit section 29 by judging the operating conditions of an apparatus before power interruption.
運転スイッチ３５の入力信号をメモリーＩＣ３８に記憶して、マイクロコンピューター３３は、制御回路部２９に供給する電源が停電から復帰したときにメモリーＩＣ３８に記憶した入力信号情報を読み出し、停電前の機器の運転状態を判断して制御回路部２９を制御する。 - 特許庁 - The control program related to the communication system is accommodated rewritably in a rewritable, non-volatile memory device 97 of each connector device 69, and for a change or upgrading of the communication system, only the control program of the non-volatile memory device 97 of each connector device 69 is updated.
各通信制御機能付きコネクタ装置６９の書き換え可能な不揮発性記憶装置９７に通信方式に係る制御プログラムを書換可能に格納し、通信方式の変更またはバージョンアップについて、各通信制御機能付きコネクタ装置６９の不揮発性記憶装置９７の制御プログラムのみを更新する。 - 特許庁 - Address buses 26, 28 for applying chip select signals, respectively, to the terminals of both ROMs (31, 33) from the memory control section 25 side are also connected between the memory control section 25 and the first and second ROMs (31, 33) so that both ROMs (31, 33) can be accessed selectively using the ROM bus 24.
メモリ制御部２５と第１、第２のＲＯＭ（３１、３３）との間には、ＲＯＭバス２４を使用して双方のＲＯＭ（３１、３３）への選択的なアクセスが可能なように、メモリ制御部２５側から双方のＲＯＭ（３１、３３）の端子に対し夫々チップセレクト信号を印加するためのアドレスバス２６、２８も接続される。 - 特許庁 - A data storage means 213 for storing the content data in a data memory means 212 is adapted to receive external storage control information from an application program execution means when content data generated by execution of the application program are stored in the data memory means, and store the external storage control information in association with the content data.
データ記憶手段２１２にコンテンツデータを保存するデータ保存手段２１３は、アプリケーションプログラムの実行によって生成したコンテンツデータをデータ記憶手段に保存するとき、外部保存制御情報をアプリケーションプログラム実行手段から受け取り、外部保存制御情報をコンテンツデータと関連付けて保存するように構成する。 - 特許庁 - This semiconductor integrated circuit comprises a pair of power source wiring (10, 11), a plurality of static memory cells (18), a voltage control circuit (20) for controlling an operation voltage to be applied to the static memory cells from the power source wiring, a monitor circuit (21) for monitoring the voltage of the power source wiring, and a mode control circuit (5) for controlling an operation mode.
半導体集積回路は、一対の電源配線（１０，１１）と、複数個のスタティックメモリセル（１８）と、前記電源配線から前記スタティックメモリセルに印加する動作電圧を制御する電圧制御回路（２０）と、前記電源配線の電圧をモニタするモニタ回路（２１）と、動作モードを制御するモード制御回路（５）と、を含む。 - 特許庁 - When the command instructing to establish the condition capable of updating the data transmitted from the cradle 200 is received, the control section 110 makes the transmission control section 119 and the memory 111 or others active so as to be able to update the data, and continuously updates the data of the memory 111 by the data transmitted from the cradle 200.
クレードル２００から送信されてきたデータ更新可能な状態にするように指示するコマンドが受信されると、制御部１１０は、データ更新可能なように通信制御部１１９、メモリ１１１等をアクティブにし、引き続きクレードル２００から送信されてくるデータによってメモリ１１１のデータを更新する。 - 特許庁 - This control device comprises a print image compression part 326 for compressing a print image, a print image extension part 328 for performing a corresponding extension processing, and a memory image storage control part 300 for analyzing whether the storage content stored in a main memory 130 is processable by the print image compression part 326 or not to form a compression method table.
印刷イメージを圧縮する印刷イメージ圧縮部３２６ と対応した伸張処理をする印刷イメージ伸張部３２８ と、メインメモリ１３０ に記憶されている記憶内容が印刷イメージ圧縮部３２６ にて処理できるか否かを解析して圧縮方法テーブルを作成するメモリイメージ保存制御部３００ を設ける。 - 特許庁 - This circuit is provided with a control section in which a trim bit selection signal is inputted, selection is performed by the trim bit selection signal, and which comprises a writable and erasable memory cell, and an output section outputting a high level signal or a low level signal from a trim bit signal output terminal in accordance with the state of the memory cell of the control section.
トリムビット選択信号を入力され、トリムビット選択信号によって選択されて、書込み可能及び消去可能なメモリセルを含む制御部と、前記制御部の前記メモリセルの状態に応じてトリムビット信号出力端子からハイレベル信号又はローレベル信号を出力する出力部とを備えてなる。 - 特許庁 - The control means 12 has control function, such that the means 12 commands reading of display information of the disk label plane 1b of the disk 1 starting to rotate, when reproduction operation is performed, makes the read image data stored in the image memory 24, and makes the image data read from the image memory 24 and makes it on display the display part 10.
制御手段１２は、再生動作に際し回転され始めたディスク１のディスクレーベル面１ｂの表示情報の読み取りを指令して、読み取った画像データを画像メモリ２４に記憶させ、画像メモリ２４から画像データを読み出して表示部１０に表示させる制御機能とを有している。 - 特許庁 - This portable telephone set 100 provided with a function for receiving a broadcast program is provided with a display part 106 for displaying a received broadcast program, a memory 111, and a system control part 113 for performing control that starts to record the broadcast program to the memory 111 when there is an incoming call during the display of the broadcast program.
放送番組を受信する機能を備える携帯電話機１００であって、受信した放送番組を表示する表示部１０６と、メモリ１１１と、放送番組の表示中に着信があった場合に、放送番組のメモリ１１１への記録を開始する制御を行うシステム制御部１１３とを備える。 - 特許庁 - A buffer memory/combining processing control section 5-23 controls the switching section and the buffer memory and performs control so as not to combine the reception data of a process number protruded out of the IR buffer, to fixedly key the process number protruded out of the IR buffer and to combine only the reception data in which CRC errors are detected.
バッファメモリ・合成処理制御部５−２３は、スイッチ部及びバッファメモリを制御し、ＩＲバッファからはみ出すプロセス番号の受信データは合成しない、或いはＩＲバッファサイズからはみ出すプロセス番号を決め打ちせず、ＣＲＣ誤りを検出した受信データのみを合成するよう制御する。 - 特許庁 - Afterward, the destination information in the temporary memory is transmitted, the SCU is communicably connected by a network control unit 6 to a facsimile device of the destination, and transmitted by fax to the facsimile device of the destination by putting the image data in the transmission buffer memory 3 through an encoding decoding part 4, a modem 5, and the network control unit 6.
その後、一時メモリ内の送信先情報を発信して、網制御部６によって送信先のファクシミリ装置と通信可能に接続し、送信用バッファメモリ３内の画像データを符号化復号化部４，モデム５，網制御部６を通すことにより、送信先のファクシミリ装置へＦＡＸ送信する。 - 特許庁 - In memory cells of a non-volatile semiconductor memory, a charge storage layer 26 is formed on a control gate 22 made of high melting point metal formed on a glass substrate 2 through a gate insulating film 24, and an active layer 34 which process at right angles with the control gate 22 is formed through an insulating film 32 for transferring charges.
不揮発性半導体メモリ１２のメモリセルでは、ガラス基板２上の高融点金属材の制御ゲート２２上にゲート絶縁膜２４を介して電荷蓄積層２６が形成され、さらに電荷授受用絶縁膜３２を介して制御ゲート２２と交差する活性層３４が形成されている。 - 特許庁 - To provide a display control system, a display controlling method, and a memory medium, enabling display data to be one-sidedly outputted to a display device in the same way as display control for a CRT or other liquid crystal displays, and not needing a memory means for holding display data for the portion of one line.
ＣＲＴや他の液晶表示器のための表示制御と同様に一方的に表示データを表示装置に対して出力できるようにすると共に、１ライン分の表示データを保持しておくための記憶手段を不要とした表示制御システム、表示制御方法及び記憶媒体を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
