「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 143 144 145 146 147 148 149 150 151 .... 274 275 次へ＞- The image memory 7 and memory control arithmetic circuit 8 store an image signal of two fields outputted from the CCD 2 through a 1st signal processing circuit 3 and then puts them together thereafter to constitute a still image of one frame.
画像メモリ７及びメモリ制御演算回路８は、ＣＣＤ２から第１の信号処理回路３を介して出力された２フィールドの画像信号を記憶し、その後にこれらを合成して１フレーム分の静止画像を構成するものである。 - 特許庁 - A backup start instruction or end instruction is sent to the nonvolatile memory 231 via a storage control part 263, and in response to the instruction, a backup from the nonvolatile memory 231 to the mass storage medium 232 is started or ended.
バックアップ開始命令又は終了命令が記憶制御部２６３を介して不揮発性メモリ２３１へ送信され、その命令を受け、不揮発性メモリ２３１から大容量記憶媒体２３２へバックアップの開始、又は終了動作が行なわれる。 - 特許庁 - A semiconductor memory includes a sense amplifier block sa, a pair of memory cell block mc0, mc1, a pair of word driver block wd1-0, wd1-1, a pair of decoder block dec1-0, dec1-1, and a control circuit block cnt101.
半導体記憶装置は，センスアンプブロックｓａ，一対のメモリセルブロックｍｃ０，ｍｃ１，一対のワードドライバブロックｗｄ１−０，ｗｄ１−１，一対のデコーダブロックｄｅｃ１−０，ｄｅｃ１−１，および制御回路ブロックｃｎｔ１０１を含む。 - 特許庁 - To provide a control system for an internal combustion engine capable of inhibiting quantity of state of an engine from being set to a wrong value caused by change of data stored in volatile memory after recovery from instantaneous shut off of electricity supply to the volatile memory.
揮発性メモリに対する給電が瞬断から復帰した後に、揮発性メモリに記憶されたデータの変化に起因して、機関状態量が誤った値に設定されることを抑制することのできる内燃機関の制御システムを提供する。 - 特許庁 - Any input video signal can be synchronized with an arbitrary horizontal frequency generated from a synchronization generating circuit 160 by performing read out from each frame memory in Fig. 2 such that format information from each synchronization management circuit is fed to a memory control circuit.
図２での各フレームメモリからの読み出しを、各同期管理回路からフォーマット情報をメモリ制御回路に供給する事で、どの入力映像信号も同期生成回路１６０で生成される任意の水平周波数にシンクロをかけられる。 - 特許庁 - When an accumulated value reaches a weight at which articles do not cause clogging even when articles are approximately simultaneously discharged to the collection chute 22 from the memory hoppers 8, articles of which the weight is accumulated are discharged from the memory hoppers 8 housing them by the control unit 32.
累積値が、集合シュート２２にほぼ同時にメモリホッパ８から物品を排出しても、物品が詰まらない重量に達したとき、重量が累積されている物品を、それを収容しているメモリホッパ８から制御装置３２が排出させる。 - 特許庁 - The image forming apparatus is provided with an apparatus unit provided with a first non-volatile memory retaining recognition information and an image forming apparatus body provided with a second volatile memory retaining a plurality of second recognition information and a plurality of control information.
この発明の画像形成装置は、認識情報を保持する第１不揮発性メモリを有する装置ユニットと、複数の第２認識情報と複数の制御情報とを保持する第２不揮発性メモリを有する画像形成装置本体とを備える。 - 特許庁 - The write-protection control circuit receives an input of an address specifying a given area of the volatile memory, and generates a write-protection flag signal indicating whether the input address is an address corresponding to a write-protected area of the volatile memory or not.
書き込み防止制御回路は揮発性メモリの所定の領域を指定するアドレスが入力され、入力されたアドレスが揮発性メモリの書き込み防止領域に対応するアドレスであるか否かを示す書き込み防止フラッグ信号を発生する。 - 特許庁 - Then, the control unit records representative image identification data for identifying the representative image from the plurality of captured images in the memory, and updates history data indicating past representative images for storing in the memory.
そして、制御部は、代表画像が設定されたときに、複数の撮像画像から代表画像を識別するための代表画像識別データを記憶部に記録するとともに、過去の代表画像を示す履歴データを記憶部に更新して記録する。 - 特許庁 - To provide a memory card reading control device and a program for easily reading a plurality of memory cards storing at least one of video information and operation information recorded by an in-vehicle machine without increasing the number of reproducing devices.
車載機によって記録された映像情報と運行情報のうちの少なくとも一方を記録した複数のメモリカードを、個数を増加することなく簡単に読み出すことができるメモリカード読取り制御装置及びプログラムを提供する。 - 特許庁 - Moreover, when the CPU 104 is limited in the communication speed, the automatic adjustment is performed by the automatic adjustment circuit having trigger inputs by a phase control data memory part 107, a video detection data memory part 109, and a vertical synchronous signal S102.
また、 ＣＰＵ１０４との通信速度に制限のある場合、位相制御データメモリ部１０７、映像検出データメモリ部１０９及び垂直同期信号Ｓ１０２によるトリガ入力を有する自動調整回路によって自動調整を行う。 - 特許庁 - To provide an integrated circuit for generating musical sound signals with a control unit and a sound source unit, the integrated circuit efficiently using a memory for storing programs and sound data supplied from outside, thereby storing a large amount of sound data with small capacity of the memory.
制御部と音源部を備えた楽音信号生成用の集積回路において、外部から供給されるプログラムと音データを格納するためのメモリを効率よく使用し、少ない容量で多くの音データを格納できるようにする。 - 特許庁 - To efficiently transfer image data by cache control from an external memory to a moving image decoder or the like, by preventing image data needed to generate the image data to be output to the moving image decoder from being set as an image data to be removed in a cache memory.
動画デコーダに出力する画像データの生成に必要な画像データがキャッシュメモリにおいて追い出し対象となるのを回避し、外部メモリから動画デコーダ等へのキャッシュ制御による画像データの転送を効率的に実行する。 - 特許庁 - An image sensor includes a matrix of photoelectric pixels Px arrayed in rows and columns, and a first matrix 16a of memory cells connected to a control and addition means 18 for storing stored luminance levels of several pixel rows into rows of memory cells.
行及び列に配列された光電性画素Ｐｘのマトリックスと、画素の数個の行の蓄積された輝度レベルをメモリセルの行に格納する制御及び加算手段１８に接続されたメモリセルの第１のマトリックス１６ａと、を備える。 - 特許庁 - The line memory device 100 includes a line memory macro 101 which uses serial/parallel conversion, a shift register 111 which has its capacity equal to the bit width of the data to be converted into the parallel data, a selector 109 and a control block 110 which controls the register 111 and selector 109.
ラインメモリ装置１００は、シリアルパラレル変換を用いたラインメモリマクロ１０１、パラレル変換するデータのビット幅と同じ容量のシフトレジスタ１１１、セレクタ１０９、シフトレジスタ１１１とセレクタ１０９を制御する制御ブロック１１０とを備える。 - 特許庁 - With the card 40 inserted into a memory card input-output part 18, the information 44 and the key data 46 are read to compare respectively with a program control information 34 and a certification key data 36 memorized in a memory part 30.
メモリカード４０がメモリカード入出力部１８に挿入された状態で、プログラム管理情報４４と認証キーデータ４６が読み出され、記憶部３０に記憶されているプログラム管理情報３４と認証キーデータ３６とが各々比較される。 - 特許庁 - When a writing request is transmitted from an internal memory 211 having an internal bus of n-bits, a bus use is permitted by a bus arbitration part 107, but conversion into a m-bit width (m>n) is required when DMA-transferred by a memory reading control part 208.
ｎビットの内部バスを持つ内部メモリ２１１からの書き込み要求であった場合、バス調停部１０７でバス使用許可が与えられるが、メモリ読み出し制御部２０８がＤＭＡ転送する際にｍ（ｍ＞ｎ）ビット幅への変換が必要となる。 - 特許庁 - Power is supplied to an inversion layer interconnection 15 at the end portion 19 and the central portion 20 of the memory mat, and an interconnection 14 formed in parallel with a word line WL (control electrode 6) is employed for power supply at the central portion 20 of the memory mat.
反転層配線１５へはメモリマットの端部１９とメモリマットの中央部２０において給電されており、メモリマットの中央部２０での給電はワード線ＷＬ（制御電極６）と並行して形成された配線１４が用いられる。 - 特許庁 - Since the transfer and execution of the write-in control elimination program to and in the RAM 14 is also dispensed with, the memory capacity of the RAM is never compressed, and a sufficient memory capacity can be assigned for the holding of backup data.
また、上記書き込み制御消去プログラムをＲＡＭ（１４）に転送して実行する必要がないため、上記ＲＡＭの記憶容量を圧迫することがなく、バックアップデータの保持のために十分な記憶容量を割り当てることができる。 - 特許庁 - To control access to each memory area of an IC chip relating to a non-contact IC function, and to properly acquire information relating to the propriety of access to each memory area in a mobile communication terminal having a non-contact IC function.
非接触ＩＣ機能を有する移動通信端末において、非接触ＩＣ機能に係るＩＣチップのメモリエリア毎にアクセスを制御すると共に当該メモリエリア毎のアクセス可否に関する情報の取得が適切に行われることを可能にする。 - 特許庁 - Temperature is monitored by a Seebeck element 25 disposed right beneath the non-volatile memory 22 for feedback control, and while keeping temperature at a high level by applying voltage on a Peltier element disposed close to the non-volatile memory 22, a gate oxide film 22e is formed thick.
一方、不揮発性メモリ２２直下に配置したゼーベック素子２５で温度を監視しフィードバック制御して、不揮発性メモリ２２近傍に配置したペルチェ素子に電圧を印加して、温度を高温に保持しつつ、ゲート酸化膜２２ｅを厚く形成する。 - 特許庁 - A control section 19 skip-reproduces data of an introduction part of a music item recorded on an optical disk 1 and a memory controller 21 compares data of the introduction part with data of an introduction part having already been stored in a memory 20 to decide whether or not they are coincident with each other.
制御部１９は、光ディスク１に記録された曲のイントロ部のデータをスキップ再生し、メモリコントローラ２１は、このイントロ部のデータと既にメモリ２０に記録されているイントロ部のデータとを比較し、一致するか否かの判定を行う。 - 特許庁 - In a NAND flash memory device, a gate electrode MG of a memory cell transistor is obtained by laminating a floating gate electrode part 51, an inter-electrode insulating film 6 and a control gate electrode part 71 through a gate insulating film 4 on a silicon substrate 1.
ＮＡＮＤフラッシュメモリ装置において、メモリセルトランジスタのゲート電極ＭＧは、シリコン基板１上のゲート絶縁膜４を介して、浮遊ゲート電極部５１、電極間絶縁膜６、制御ゲート電極部７１を積層した構成である。 - 特許庁 - In a NAND flash memory device, a gate electrode MG of a memory cell transistor is obtained by laminating a floating gate electrode film 5A, an inter-electrode insulating film 6 and a control gate electrode film 7A through a gate insulating film 4 on a silicon substrate 1.
ＮＡＮＤフラッシュメモリ装置において、メモリセルトランジスタのゲート電極ＭＧは、シリコン基板１上のゲート絶縁膜４を介して、浮遊ゲート電極膜５Ａ、電極間絶縁膜６、制御ゲート電極膜７Ａを積層した構成である。 - 特許庁 - The apparatus is provided with a refresh circuit 8 in which performing of re-write processing of programming data by a programming data write-in circuit 7 is detected, refresh processing for a DRAM memory 9 is performed instead of a DRAM memory control circuit 3 of FGPA 1.
プログラミングデータ書込み回路７によるプログラミングデータの再書込み処理の実施を検出すると、ＦＧＰＡ１のＤＲＡＭメモリ制御回路３の代わりに、ＤＲＡＭメモリ９に対するリフレッシュ処理を実施するリフレッシュ回路８を設ける。 - 特許庁 - The mobile phone also comprises a call control unit 206 for securing a memory for monitoring 204b having capacity less than a memory for application notification 204a preset by an interface for notifying the browser part 210 of data in response to the monitoring request.
また、携帯電話機は、監視要求に応じて、ブラウザ部２１０へデータを通知するためのインターフェースであらかじめ設定されたアプリ通知用メモリ２０４ａより小さい容量の監視用メモリ２０４ｂを確保する呼制御部２０６を備える。 - 特許庁 - When a controller 3 of a scanning sonar 50 receives a transmitting command of supersonic wave from a fish finder 100, a memory control circuit 14 begins to read the waveform data from the memory 15 which memorizes the newest waveform in either the first or the second memories 15a and 15b.
スキャニングソナー５０の制御部３が魚群探知機１００から超音波の送信指令を受信すると、メモリ制御回路１４は、第１および第２メモリ１５ａ，１５ｂのうちで最新の波形データを記憶するメモリ１５から波形データを読み出す。 - 特許庁 - To provide a sphygmomanometer cuff easily manufactured with a low electric power by facilitating control by reduced heat of a shape-memory alloy and excluding a cause of failure in a shape-memory alloy actuator incorporated in a cuff.
カフ帯に内蔵されている形状記憶合金アクチュエーターについて、少ない形状記憶合金の熱による制御をより容易にしつつ故障の原因を排除することで、低電力でかつ容易に作れる血圧計用カフを提供すること。 - 特許庁 - To provide a disk array device capable of effectively using a cache at the time of operating data resident on a cache memory by flexibly controlling the residence of data on the cache memory, and a cache control method for the disk array device.
キャッシュメモリ上のデータの常駐化を、フレキシブルに制御することにより、キャッシュメモリ上にデータを常駐化させて運用する際のキャッシュの有効利用を図ることのできるディスクアレイ装置およびディスクアレイ装置のキャッシュ制御方法を提供する。 - 特許庁 - In periods TT1 to TT3 within a period tCKE in which a clock enable signal CKE is active, the supply of a control clock SD_CLK from the memory controller 1 to a synchronous semiconductor memory device 12 can be stopped.
クロックイネーブル信号ＣＫＥがアクティブ状態である期間ｔＣＫＥのうち、期間ＴＴ１、ＴＴ２、ＴＴ３において、メモリ制御装置１から同期型半導体記憶装置１２への制御クロックＳＤ＿ＣＬＫの供給を停止することができる。 - 特許庁 - Two reading units 117 and 133 read both sides of a document and read dust on a reading surface, and a memory control unit 11b writes read document reading image data and dust detection image data in a memory 11c.
２つの読取り部１１７，１３３によって原稿の両面の読み取りと読み取り面におけるゴミ読み取りとを行い、読み取った原稿読取画像データとゴミ検出用画像データとをメモリ制御部１１ｂによってメモリ１１ｃへ書き込む。 - 特許庁 - When writing the writing data of the plurality of pages in the memory 16, the control parts 12 and 14 convert the writing data of the plurality of pages into multiple values separately for each page, and writes them in the plurality of mutually different unused pages of the memory 16 one page by one page.
複数ページ分の書込みデータをメモリ１６に書き込む場合、制御部１２，１４は、当該複数ページ分の書込みデータを、ページ毎に別々に多値化し、メモリ１６の互いに異なる未使用の複数のページに１ページずつ書き込む。 - 特許庁 - A protocol for use, a frame length, additional information to a payload, and rate information are input, and a frame pattern based on these information is set and stored in a frame pattern memory 4a, and information about a frame generation method is set and stored in a frame control memory 4b.
使用プロトコルとフレーム長、ペイロードへの付加情報、レート情報を入力し、これらの情報に基づくフレームパターンをフレームパターンメモリ４ａに設定記憶し、フレーム発生方法に関する情報をフレーム制御メモリ４ｂに設定記憶する。 - 特許庁 - The hybrid device 1 is equipped with: an instruction executing part 12 writing data obtained from a host device into the flash memory 14; and a drive control part 15 writing data recorded in the flash memory 14 by the instruction executing part 12 into the optical disk in a short period of time.
そして、ホスト装置から取得したデータをフラッシュメモリ１４に書き込む命令実行部１２と、命令実行部１２によってフラッシュメモリ１４に記録されたデータを短時間のうちに光ディスクに書き込むドライブ制御部１５とを備えている。 - 特許庁 - An FFT arithmetic unit includes a plurality of memory banks 31-1 to 31-4 which can concurrently write or concurrently read a plurality of data items to or from a designated address in a form of overwriting, an FFT arithmetic circuit 20, and an FFT memory control circuit 40.
ＦＦＴ演算装置は、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンク３１−１〜３１−４と、ＦＦＴ演算回路２０と、ＦＦＴメモリ制御回路４０とを備えている。 - 特許庁 - Meanwhile, a read path voltage Vread' smaller than a read path voltage Vread which is used at a normal read operation is applied to the control gates of non-selected memory cells Mn+1 and Mn-1 adjacent to the selected memory cell Mn.
一方、選択メモリセルＭｎに隣接する非選択メモリセルＭｎ＋１、Ｍｎ−１の制御ゲートには、通常の読み出し動作で用いられる読み出しパス電圧Ｖｒｅａｄよりも小さい読み出しパス電圧Ｖｒｅａｄ’が印加される。 - 特許庁 - Before data of a selected memory cell is detected, the control part generates the reference voltage based on the current flowing in one bit line out of a plurality of bit lines connected to a plurality of memory cells in a half-selected state detected by the sense amplifier.
制御部は、選択されたメモリセルのデータを検出する前に、センスアンプにより検出された半選択状態とされた複数のメモリセルに接続された複数のビット線のうち１つのビット線に流れる電流に基づき基準電圧を生成する。 - 特許庁 - To provide an IC card with more memory space for an application program and to enable the IC card to provide more convenient services by installing a control module and a NAND flash memory to the IC card such as a SIM card.
制御モジュールとＮＡＮＤフラッシュメモリーを例えばＳＩＭカードなどのＩＣカードに設置することによって、ＩＣカードにアプリケーションプログラムためのメモリースペースをもっと多く提供し、ＩＣカードにもっと便利なサービスを提供させることを可能にすること。 - 特許庁 - When printing processing is performed, an apparatus control part 8 successively reads out image data from a HD 12 to store it in a memory 6a and then transfers the image data to a printing part 6b and transfers the image data stored in the memory 6a to a discrimination part 16.
機器制御部８は、印字処理を行う場合、ＨＤ１２から画像データを順次読み出してメモリ６ａに記憶させた上で印字部６ｂへ転送すると共に、メモリ６ａに記憶した画像データを判別部１６へ転送する。 - 特許庁 - The controlling unit inputs the judgement results (information) in a memory unit 52 and after a power source is switched on and if information on the irregular temperature rising speed is available in the memory unit 52, the irregularities are displayed according to their types without making the fixed temperature control treatment.
また、制御装置は、判定結果（情報）を記憶装置５２に書き込み、電源をオンした後に、異常温度上昇速度の情報が記憶装置５２にある場合には、定着温度制御処理を行うことなく、異常を種類別に表示する。 - 特許庁 - A chip 12 provided with the nonvolatile memory and a chip 13 for making the chip 12 normally operate are provided, and a control signal for controlling the nonvolatile memory to be mounted on the chip 12 is inputted to the chip 12 through the chip 13.
不揮発性メモリを備えるチップ１２と、チップ１２を正常に動作させるためのチップ１３とを備えており、上記チップ１２に搭載される不揮発性メモリを制御するための制御信号は、チップ１３を介してチップ１２に入力される。 - 特許庁 - A post processing control section 110 reads a reconfigured image stored in a coding memory 109, carries out post-processing such as noise reduction, and carries out writing to a bank awaiting a display output in the input / display output common use memory 102.
ポスト処理制御部１１０は、符号化用メモリ１０９に格納されている再構成画像を読み出し、ノイズリダクション等のポスト処理を行い、入力・表示出力兼用メモリ１０２の表示出力待ちのバンクに対して書き込みを行う。 - 特許庁 - A source line connected in common to memory cells is set to a first high level during program operation of the memory cells, and the source line is set to a second high level higher than the first high level while a control gate line and a selection gate line are set to a high level.
メモリセルのプログラム動作時に、メモリセルに共通に接続されたソース線を第１高レベルに設定し、制御ゲート線および選択ゲート線が高レベルに設定されている間に、ソース線を第１高レベルより高い第２高レベルに設定する。 - 特許庁 - To provide a nonvolatile semiconductor memory device such as a NOR type flash memory and the like which can suppress a depletion of a control gate electrode between floating gate electrodes drastically and contains a multi-value type in which a read error is difficult to occur, and its manufacturing method.
浮遊ゲート電極間の制御ゲート電極の空乏化を大幅に抑制できて、読み出しエラーが起こりにくい多値型を含むＮＯＲ型のフラッシュメモリ等の不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁 - The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.
転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁 - This device is equipped with replaceable consumables having memory tags which information can be read from and written to by radio and a control part which conducts a specific job for image formation and controls the reading and writing of data from and to the memory tags through a reader writer.
無線により情報の読み出し／書き込みが可能なメモリタグを有する交換可能な複数の消耗品と、画像形成の所定のジョブとメモリタグに対しリーダ／ライタを介してデータの読み出し／書き込み制御を行う制御部とを備える。 - 特許庁 - Diffused layers 4 are formed on each side of the control gate 3 on the silicon substrate 1 through ion implantation to serve as a source region and a drain region for the formation of a memory transistor, and thus a MONOS- type semiconductor nonvolatile memory device is fabricated.
コントロールゲート３の両側の部分のシリコン基板１に、イオン注入によりソース領域およびドレイン領域としての拡散層４を形成してメモリトランジスタを形成し、ＭＯＮＯＳ型半導体不揮発性記憶装置を製造する。 - 特許庁 - The control program 22 accesses to a final address assumed as the capacity of the flash memory and an address exceeding the final address by using the code set thus determined, and the storage capacity of the flash memory is established according to success or failure in the access (Sequence 4 to 7).
制御プログラム２２は、前述で決定したコードセットを用い、フラッシュメモリの容量として想定される最終アドレスや、最終アドレスを超えるアドレスについてアクセスを行い、その成否により、フラッシュメモリの記憶容量を確定する（シーケンス▲４▼〜▲７▼）。 - 特許庁 - During the processing, the control part 142 monitors the capacity of a writing area of the line memory 140, and when the capacity overflows, stops compression in the run length compression part 130 and cancels a succeeding pixel value to stop writing in the line memory 140.
この間、制御部１４２は、ラインメモリ１４０の書き込み領域の容量を監視し、容量が溢れる時点でランレングス圧縮部１３０での圧縮を停止して、以降の画素値を廃棄することで、ラインメモリ１４０への書き込みを停止させる。 - 特許庁 - The ATM cell distribution control device 100 is provided with a data memory 104 for storing inputted cells, an address managing part 108 for managing the addresses of the data memory 104 in each sort of cells, an input interface 102, and an output interface 106.
ＡＴＭセル分配制御装置１００は、入力されるセルを格納するデータメモリ１０４、データメモリ１０４のアドレスを、セルの種別毎に管理するアドレス管理部１０８、入力インタフェース部１０２及び出力インタフェース部１０６を備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
