「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 142 143 144 145 146 147 148 149 150 .... 274 275 次へ＞- The charge-up damage reduction circuit 14A includes a diode connected in the forward direction 14a whose anode is connected with the control gate 37 of the flash memory cell 11 and whose cathode is connected with a NW voltage control circuit 13.
チャージアップダメージ低減回路１４Ａは、陽極がフラッシュメモリセル１１のコントロールゲート３７と接続され、陰極がＮＷ電圧制御回路１３と接続された順方向接続ダイオード１４ａを含む。 - 特許庁 - The unloading computer 30 extracts a hatch number and an unloading number each corresponding to order data from various control programs and unloading database memorized in a memory to conduct unloading control treatment.
また、荷卸しコンピュータ３０は、メモリに記憶された各種制御プログラム及び荷卸しデータベースから給油所からの注文データに対応するハッチ番号、荷卸し用弁番号を抽出して、荷卸し制御処理を行なう。 - 特許庁 - If it not stored yet, the printer driver 3 acquires all print control data stored in the roll sheet memory 13 through the printer 7 and controls printing based on the print control data thus acquired.
プリンタドライバ３は、それが既に記憶しているものでなければ、ロール紙メモリ１３に格納されている全ての印刷制御用データをプリンタ７を介して取得し、取得した印刷制御用データを基に印刷を制御する。 - 特許庁 - Also, when the ladder diagram is edited on the client device 6 (6a), the edited result is transmitted to the public server part 45, and an update processing part 47 of the PLC 3 updates the control program in a control program memory 33.
また、クライアント装置６（６ａ）上でラダー図が編集されると、編集結果が公開サーバ部４５に送信され、ＰＬＣ３の更新処理部４７が制御プログラムメモリ３３の制御プログラムを更新する。 - 特許庁 - To provide an ink jet recording device capable of not only conducting the recording under control of a control device but also generating the recording simply through manipulation of the recording device, and capable of suppressing the requisite memory quantity for recording and reducing an increase in the cost.
制御装置からの制御により記録を行うだけでなく、記録装置への操作のみで記録が可能なインクジェット記録装置において、記録にかかる必要メモリ量を抑制し、コストの増加を低減させる。 - 特許庁 - The recovery control indicated in a Step a7 is performed when an electric angle at a stopper position stored in a memory 43 after the execution of the lower-limit control differs from an electric angle based on the stopper detection position by 90 degrees.
ステップａ７に示すリカバリー制御は、下限制御を実施した後のメモリ４３に記憶されているストッパ位置の電気角とストッパ検出位置に基づく電気角とが９０度ずれているときに実施される。 - 特許庁 - A control part 17 cooperates with a modem 30 to determine whether or not data of a holding tone stored in a holding tone data memory 19A is detected incorrectly as the control signal for communication such as the CNG signal (S13).
制御部１７は、モデム３０と協働して、保留音データメモリ１９Ａに記憶された保留音のデータが、例えばＣＮＧ信号等の通信用制御信号と誤検出されるか否かを判断する（Ｓ１３）。 - 特許庁 - The storage 101 has a telephone book memory 102 storing telephone book data 103, which stores registration number, names, telephone numbers, display control information, output control information, and PIN numbers.
記憶部１０１は、電話帳データ１０３を記憶する電話帳メモリ１０２を有し、電話帳データ１０３は、登録番号、名前、電話番号、表示制御情報、出力制御情報及び暗証番号を格納する。 - 特許庁 - A control section 208 performs protocol processing by accessing a temporary memory 202 which can be accessed fast from a main storage section 103 storing RCB and stores a part of protocol control information within the main storage section 103.
制御部２０８は、ＰＣＢを格納する主記憶部１０３より高速アクセスが可能であって、主記憶部１０３内の一部のプロトコル制御情報を格納する一時メモリ２０２にアクセスしてプロトコル処理を行う。 - 特許庁 - In addition, this device is provided with a line memory 104 for temporarily retaining a part of writing data to the storage part, row and column direction control parts 106, 108 and a main control part 100.
また、記憶部への書き込みデータの一部を一時的に保存するラインメモリ１０４、記憶部の行方向及び列方向のアクセス制御のための行、列方向制御部１０６，１０８、主制御部１００を備える。 - 特許庁 - To provide a nonvolatile memory transistor and its driving method that can be driven by low voltage, control damage caused by rewriting, and control threshold voltage variations after being erased even when there are many cells.
低電圧で駆動でき、書換えによるダメージを抑制できると共に、セル数が多い場合であっても消去後の閾値電圧のバラツキを抑制することができる不揮発性メモリトランジスタおよびその駆動方法を提供する。 - 特許庁 - The temperature of the heating roller 14 of a fixing device is detected by a temperature sensor 17, and a control circuit 16 controls the temperature of the heating roller according to the detected temperature so that the temperature attains a control value set in a memory 18.
定着装置の加熱ローラー１４の温度を温度検知センサ１７で検知し、制御回路１６はこの検出温度に基づいて加熱ローラーの温度をメモリ１８に設定した制御値になるように制御する。 - 特許庁 - The ultrasonic oscillating device is composed of an oscillation circuit and a control section, and the control section is provided with a calculating section 31a that calculates an optimal oscillation frequency and a flash memory 34 that stores a preset oscillation frequency value.
超音波発振器は、発振回路及び制御部からなり、制御部は最適な発振周波数を計算する計算部３１ａ及び設定された発振周波数値を記憶するフラッシュメモリ３４を備える。 - 特許庁 - By print control based on the above control conditions, the print data is transferred to an output controller 108, and the generation of the data to be preserved is instructed to a preservation data generator 107, so as to be stored into a memory 104.
その制御条件に基づき、印刷制御することで印刷データを出力制御部１０８へ転送し、保存するデータの作成を保存データ作成部１０７へと指示して記憶部１０４へ記憶する。 - 特許庁 - Upon receiving that command 111, the command control section 120 in a carriage side control section 102 generates an access signal 122 including an address for reading out information being specified by that command 111 from the memory block 131.
キャリッジ側制御部１０２のコマンド制御部１２０は、このコマンド１１１を受け取ると、該コマンド１１１によって指定される情報をメモリブロック１３１から読み出すためのアドレスを含むアクセス信号１２２を生成する。 - 特許庁 - On the basis of program stored in a memory 108, various kinds of setting data stored in the memory 108 or information, such as key information of programmable keys, the control part 107 controls the key telephone set interface 102 and the TRK 104 or the like and performs various kinds of control such as control on communication with a computer 30 via an interface 105.
制御部１０７は、例えば、メモリ１０８に格納されたプログラムにより、また、メモリ１０８に格納された各種設定データやプログラマブルキーのキー情報などの情報に基づき、時分割スイッチ１０１、ボタン電話機インタフェース１０２、ＴＲＫ１０４などの制御を行うとともに、インタフェース１０５を介してコンピュータ３０との通信についての制御等各種制御を行う。 - 特許庁 - The above problem is solved by providing the vehicular anti-glare device 1 having shielding parts 410a-430a for shielding a sunlight; an individual memory part 101 for memorizing a control parameter of the shielding parts 410a-430a in every driver; and a control part 100 for driving the shielding parts based on the control parameter memorized in the individual memory part 101.
日射を遮光するシールド部４１０ａ〜４３０ａと、運転者毎にシールド部４１０ａ〜４３０ａの制御パラメータを記憶した個人別記憶部１０１と、個人別記憶部１０１に記憶された制御パラメータに基づきシールド部を駆動する制御部１００と、を有することを特徴とする車両用防眩装置１を提供することで上記課題を解決する。 - 特許庁 - In this case, a sound signal control unit consists of a memory 151 to store at least a single sound signal for control corresponding to given operation of a heater, a sound signal input part 152, a sound signal recognizing part 153 to recognize an inputted sound signal, and a sound signal collating part 154 to collate a recognized sound signal with a sound signal for control in a memory.
この場合、音信号制御ユニットは、加熱器の所定の作動に対応した少なくとも１個の制御用音信号が格納たメモリ１５１と、音信号入力部１５２と、入力された音信号を認識する音信号認識部１５３と、認識した音信号をメモリ内の制御用音信号と照合する音信号照合部１５４とから構成する。 - 特許庁 - The nonvolatile semiconductor memory device includes: a memory cell array with a plurality of blocks each being the erasing unit; a ready/busy control circuit that outputs a busy signal when an internal operation is being done to the blocks; and a control unit that registers the blocks as defective blocks when the ready/busy control circuit outputs the busy signal in receiving an input of a bad block command.
不揮発性半導体記憶装置は、消去単位であるブロックを複数有するメモリセルアレイと、ブロックに対する内部動作の実行期間中は、ビジー信号を出力するレディ／ビジー制御回路と、バッドブロックコマンドの入力を受けた時に、レディ／ビジー制御回路がビジー信号を出力している場合は、ブロックを不良ブロックとして登録する制御部と、を具備する。 - 特許庁 - This device has a storage part 106 for temporarily holding different types of codecs and a memory control part 107 which performs control for downloading a specific codec from the storage part to the DSP and gives an indication for downloading the specific codec to the DSP corresponding to a telephone terminal or telephone automatic exchange used for a voice call from a CPU part 102 to the memory control part 107.
複数種類のＣＯＤＥＣを一時的に保持する記憶部と、ＤＳＰに記憶部から所定のＣＯＤＥＣをダウンロードさせるための制御を行うメモリ制御部とを有し、ＣＰＵ部からメモリ制御部に、音声呼で用いる電話端末または電話自動交換機に対応するＤＳＰへ所定のＣＯＤＥＣをダウンロードさせるための指示を与える。 - 特許庁 - A memory means 71 has a place for housing information for permitting the execution of diagnosis every diagnostic object of a system or components relating to engine control, transmission control, or vehicle control, and a memory means 72 has a place for housing diagnostic results whether a diagnostic object same as the above diagnostic object is normal or abnormal.
エンジン制御、変速機制御または車両制御に関わるシステムまたは部品を診断対象として診断対象毎に診断実施を許可するかどうかの情報を格納する場所を記憶手段７１が有し、前記診断対象と同じ診断対象について診断対象毎に正常であるのか異常であるのかの診断結果を格納する場所を記憶手段７２が有する。 - 特許庁 - The semiconductor memory device includes a scrambler configured to output a control signal enabled when an address is an address for accessing a memory cell of a complementary bit line, a write selector configured to selectively transmit data of a write path in response to the control signal, and a read selector configured to selectively transmit data of a read path in response to the control signal.
本発明に係る半導体メモリ装置は、アドレスが相補ビットラインのメモリセルにアクセスしようとするアドレスである場合、イネーブルされる制御信号を出力するスクランブル部と、前記制御信号に応じて書き込み経路のデータを選択的に伝送する書き込み選択部と、前記制御信号に応じて読み取り経路のデータを選択的に伝送する読み取り選択部とを備える。 - 特許庁 - A rewriting operation means 70 for rewriting control information for curling correction stored in a memory means 65 comprises a display means 71 which displays the existing control information stored in the memory means 65 by a prescribed type and an input means 72 which inputs fresh information while referencing the control information displayed on the display means 71.
記憶手段６５に記憶されているカール補正用制御情報を書き換える書換え操作手段７０が、記憶手段６５に記憶されている既存の制御情報を所定の形式で表示する表示手段７１と、その表示手段７１に表示される当該制御情報を参照しながら新たな情報を入力する入力手段７２とで構成される。 - 特許庁 - The CPUs use a common memory area 60 accessible from the both to store initial setting data thereto, set information designating subordinate devices of the standby system CPU 110 subjected to setting control by the CPU 110 to control request registers 10, 20 in both the CPUs and refer to the data in the common memory area 60 to conduct setting control according to the contents of the registers.
そのために、両ＣＰＵからアクセスできる共通メモリエリア６０を用いて、このエリア６０に初期設定データを格納しておき、両ＣＰＵ内の制御要求レジスタ１０，２０内に、予備系ＣＰＵ１１０から設定制御する配下装置を指定する情報を設定し、このレジスタ内容に従って、共通メモリエリア６０内のデータを参照して設定制御する。 - 特許庁 - In this data transfer system, an address generation circuit 2 which generates a 1st address needed to access an external memory 9 and generates a 2nd address needed to access an internal memory 4 in the same bus cycle when a 1st access control signal is outputted is outputted from a CPU 1 and a control signal generation circuit 3 generates and supplies a 2nd access control signal.
この発明は、外部メモリ９をアクセスするのに必要な第１のアドレスならびに第１のアクセス制御信号がＣＰＵ１から出力されると同一のバスサイクルにおいて、内部メモリ４をアクセスするのに必要な第２のアドレスをアドレス生成回路２、第２のアクセス制御信号を制御信号生成回路３で生成して供給するように構成される。 - 特許庁 - The electronic control device having a nonvolatile memory 12 capable of electrically rewriting control information by an externally connected rewriting device 40, has a nonvolatile memory 14 for storing identification information that takes in rewriting identification information (solid identification information A and operator identification information B) when rewriting the control information of the nonvolatile memory 12 by the rewriting device 40, and stores the identification information as log information.
外部接続される書換装置４０により制御情報を電気的に書換え可能な不揮発性メモリ１２を有する電子制御装置にあって、前記書換装置４０によって前記不揮発性メモリ１２の制御情報を書換える際、当該書換えの識別情報（固体識別情報Ａ、作業者識別情報Ｂ）を前記書換装置４０より取り込み、当該識別情報をログ情報として記憶する識別情報記憶用不揮発性メモリ１４を有する。 - 特許庁 - By a control circuit 2000, after receiving the flag signal by the control circuit, a memory device begins to output data associated with a previously received command onto at least one data signal line from a memory array in the predetermined number of read clock cycles, and the aforementioned number of read clock cycles is preliminarily determined according to a feature of signal propagation in order to equalize it to the read latency of the memory device.
制御回路２０００は、制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータをメモリデバイスがメモリアレイから少なくとも１つのデータ信号線上に出力開始し、メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められる。 - 特許庁 - When a microcomputer for game control determines that the jackpot will occur by a determination processing at the prize winning moment for the reservation memory in response to the passage of game media through the starting area, a microcomputer 100 for performance control executes a successive advance notice performance for notifying players predictively of hitting the jackpot using a plurality of displays corresponding to further reservation memory generated after the reservation memory involved.
遊技制御用マイクロコンピュータが、遊技媒体の始動領域の通過にもとづく保留記憶についての入賞時判定処理によって大当りになると判定した場合に、演出制御用マイクロコンピュータ１００は、その保留記憶よりも後に発生した保留記憶に対応する複数の表示を用いて、大当りになることを予告的に報知するための連続予告演出を実行する。 - 特許庁 - A plurality of BLC generating circuits 4 are provided correspondingly to respective control areas CA of the memory cell array 1, each of BLC generating circuits inputs the potential of a cell source line CELSRC in a corresponding control area, then individually generates and outputs the bit line control signal BLC in each control area in accordance with input voltage of the cell source line CELSRC in each control area.
ＢＬＣ発生回路４は、メモリセルアレイ１の各制御領域ＣＡに対応して複数設けられ、各ＢＬＣ発生回路が、対応する制御領域内のセルソース線ＣＥＬＳＲＣの電位をそれぞれ入力し、入力された各制御領域内のセルソース線ＣＥＬＳＲＣの電圧に応じて各制御領域内のビット線制御信号ＢＬＣを個別に生成し出力する。 - 特許庁 - The electronic nail 10 attached to a nail has an antenna part 110 for receiving electric power and sending and receiving data, a memory-type display, a control circuit part, and a memory circuit part in which nail identification information about the size of the electronic nail is recorded.
爪に取り付けられる電子ネイル１０は、電力を受信しデータを送受信するためのアンテナ部１１０と、自己保持型のディスプレイと、制御回路部と、この電子ネイルのサイズに関するネイル識別情報が記録されたメモリ回路部とを備える。 - 特許庁 - The logic analyzer 1 of the present invention is constituted of an event extraction circuit 3 and memory 4, and is constituted to control right permission for the memory 4 by an extraction setting condition consistent output output from the event extraction circuit 3, when measuring a measured signal.
本発明のロジックアナライザー１はイベント抽出回路３とメモリ４より構成され、被測定信号を測定時、イベント抽出回路３が出力する抽出設定条件一致出力でメモリ４のライト許可を制御する構成とする。 - 特許庁 - To provide a general purpose LDPC decoder by generating control data for the read from a memory of data required for an operation and the write of the data to the memory from a check matrix in order to constitute the general purpose LDPC decoder corresponding to an optional check matrix.
任意の検査行列に対応した汎用のＬＤＰＣ復号器を構成するため検査行列から演算に必要なデータのメモリからの読み出し、メモリへのデータの書き込み制御データを生成して汎用のＬＤＰＣ復号器を実現する。 - 特許庁 - A memory 19 stores the SI information by each broadcast station, and a control CPU 20 searches the memory and displays the broadcast station name and the broadcast object district in the SI information in pairs on a monitor as a list when receiving a channel list display instruction.
メモリ１９には放送局毎にＳＩ情報が記憶され、制御ＣＰＵ２０では、チャンネル一覧表示指示があると、メモリを検索してＳＩ情報中の放送局名及び放送対象地域を対としてモニターに一覧表示する。 - 特許庁 - When an error exists, the block number is recorded in the internal memory of the receiver side control section 5 and is recorded in a recording memory 22, then the data for every block having an error is received from a program server via a public channel in order to correct the data.
エラーがある場合、そのブロック番号を、受信機制御部５内のメモリに記録し、次いで記録メモリ２２に記録したのち、データを修正するために、公衆回線を介して番組サーバと接続し、エラー箇所のブロック毎のデータを取り寄せる。 - 特許庁 - The memory card control device identifies communication speed (frequency fm) used as a speed specification of the memory card MD, for example when connecting the host equipment HST with the MD, and stores information on frequency fh proportional to this frequency fm in a storage circuit MEMa.
例えば、メモリカードＭＤとホスト機器ＨＳＴを接続した際に、ＭＤの速度スペックとなる通信速度（周波数ｆｍ）を識別し、この周波数ｆｍに比例する周波数ｆｈの情報を記憶回路ＭＥＭａに格納する。 - 特許庁 - To provide an FIFO type memory control circuit device, an image processing circuit device, and an image processing device provided with them capable of reducing the load on a CPU, simplifying the device, and increasing the image processing speed by using an FIFO type memory.
先入れ先出し型メモリを用いてＣＰＵの負荷軽減、装置の簡略化および画像処理の高速化を可能とする先入れ先出し型メモリ制御回路装置、画像処理回路装置およびそれらを備えた画像処理装置を提供する。 - 特許庁 - To provide a memory controller and a memory control method for surely controlling the consistency of a cache even at the time of constructing a multi-processor system by using a processor which does not notify information related with cache ejection processing.
キャッシュ排出処理に関する情報を通知しないプロセッサをもちいてマルチプロセッサシステムを構築した場合であっても確実にキャッシュの整合性制御をおこなうことができるメモリ制御装置およびメモリ制御方法を提供すること。 - 特許庁 - In this case, a nonvolatile memory managing section 22b writes servo write mode identifying information corresponding to the detected servo mark on a servo write mode identifying information storing section 23b of a nonvolatile memory 23 in accordance with an instruction from the servo mark search control section 22d.
この場合に、不揮発メモリ管理部２２ｂは、サーボマークサーチ制御部２２ｄからの指示に応じて、不揮発メモリ２３のサーボライト方式識別情報記憶部２３ｂに、検出したサーボマークに対応するサーボライト方式識別情報を書き込む。 - 特許庁 - The control circuit 1 perform read/write of data with a unit of n memory cells 3 (n is an integer ≥2) in the first storage area 2A, and performs read/write of data with a unit of one memory cell 3 in the second storage area 2B.
制御回路１は、第１記憶領域２Ａ中のｎ個（ｎは２以上の整数）のメモリセル３を単位としてデータの読み書きを実行し、また、第２記憶領域２Ｂ中の１個のメモリセル３を単位としてデータの読み書きを実行する。 - 特許庁 - The memory management method comprises (a) a stage which records a memory control table in which status information of a file for preload is included, and (b) a stage of deleting the file for preload based on the status information are contained.
プリロードのためのメモリ管理方法において、（ａ）プリロード対象ファイルの状態情報が含まれたメモリ管理テーブルを記録する段階と、（ｂ）前記状態情報に基づいて前記プリロード対象ファイルを削除する段階とを含むことを特徴とする。 - 特許庁 - An FFT arithmetic unit comprises a plurality of memory banks 31-1 to 31-4 allowing simultaneous writing of a plurality of data in a specified address in a form of overwriting or simultaneous reading, an FFT arithmetic circuit 20, and an FFT memory control circuit 40.
ＦＦＴ演算装置は、指定されたアドレスに複数のデータを上書きの形で同時に書き込み又は同時に読み出せる複数個のメモリバンク３１−１〜３１−４と、ＦＦＴ演算回路２０と、ＦＦＴメモリ制御回路４０とを備えている。 - 特許庁 - On the other hand, when the YMCK data, generated based on the read compression image data and the compression attribute data, are written in the image memory, the image memory control part writes the YMCK data from the higher-order address toward the lower-order address of the storage region.
一方、画像メモリ制御部は、読込まれた圧縮画像データ及び圧縮属性データに基づいて生成されたＹＭＣＫデータを画像メモリに書込む場合、ＹＭＣＫデータを記憶領域の上位アドレスから下位アドレスに向かって書込む。 - 特許庁 - At least information on one unlocking time is stored in a memory 521, and an unlocking control section 523 is automatically unlocked when an unlocking time stored in the memory 521 comes by referring to the present time of a timepiece section 524.
メモリ５２１に少なくとも一つの開錠する時刻情報を記憶しておき、開錠制御部５２３が時計部５２４の現在時刻を参照して、メモリ５２１に記憶されている開錠時刻となった時に自動に開錠するようにした。 - 特許庁 - A controller 11 performs control for storing thumbnail data generated from the stream data in the first storage area 31a of the buffer memory 10, and make the stream data stored in the second storage area 31b of the buffer memory 10 when stream data are reproduced.
コントローラ１１は、ストリームデータの再生時に、バッファメモリ１０の第１の記憶領域３１ａに該ストリームデータから生成されたサムネールデータを格納させ、バッファメモリ１０の第２の記憶領域３１ｂに該ストリームデータを格納させるよう制御する。 - 特許庁 - The following control is performed in the image forming apparatus provided with a registration/management memory 30 for storing the management/registration information and a printer 15 for printing management/registration information stored in the memory 30 on sheets of recording paper.
管理・登録情報を蓄積する登録・管理用メモリ３０と、この登録・管理用メモリ３０に蓄積されている管理・登録情報を記録紙に印字するプリンタ１５とを備えた画像形成装置において、次のような制御を行う。 - 特許庁 - The control part updates stored information of the memory, executes true or false determination for specific partial information within the information stored in the memory, and causes the protection mechanism part to prohibit charge or discharge when an error is detected in the true or false determination.
制御部は、メモリの記憶情報を更新し、メモリに記憶された情報の内の特定の一部の情報について正誤判定を行い、その正誤判定で誤りが検出された際に保護機構部で充電又は放電を禁止させる。 - 特許庁 - In addition, the image data itself are compressed and encoded by the compression/encoding means 113, the compressed and encoded image data and encoded feature data are recorded in an image data memory 115 by a memory control means 114.
また、画像データ自体は圧縮／符号化手段１１３で圧縮および符号化され、この圧縮および符号化された画像データと、前記符号化された特徴データとは、メモリー制御手段１１４により画像データメモリー１１５に記録される。 - 特許庁 - To provide a semiconductor memory device in which a characteristic for holding data of a memory cell is not deteriorated by preventing overlap of shifting to a non-activation state and data access by address transition without causing delay of an access time, and to provide its control method.
アクセス時間の遅れを伴うことなく非活性化状態への移行とアドレス遷移によるデータアクセスとの重なりを防止して、メモリセルのデータ保持特性を悪化させることのない半導体記憶装置とその制御方法を提供すること - 特許庁 - In a robot part, an actuator using shape memory alloy is used for controlling power supply fed from the electronic device based on a control signal transmitted together, so that current through the shape memory alloy is controlled for simply controlling its action.
ロボット部に形状記憶合金を用いたアクチュエータを用い、電子機器から給電された電力を、共に送信される制御信号を利用して通電制御を行い、形状記憶合金に流れる電流を制御し、その動作を簡便に制御した。 - 特許庁 - At the end of atomic operation, a memory access control part 133 stops the writing of the processing result data in the main memory 3 on the basis of an atomicity guarantee signal outputted from a judgment circuit 139 in accordance with the interruption detection flag 134 or the like.
メモリアクセス制御部１３３は、アトミックオペレーションが終了するときに、割り込み検出フラグ１３４等に応じて判定回路１３９から出力されるアトミック性保証信号に基づき、処理結果データのメインメモリ３への書き込みを停止する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
