「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 144 145 146 147 148 149 150 151 152 .... 274 275 次へ＞- To provide a memory controller and a memory control method for efficiently operating the reading of read data even when the reading of read data from a storage medium is operated at a sequence mismatching section in a series of read request.
記憶媒体からのリードデータの読み出しが、一連のリード要求における順序不整合部分で行われるような場合であっても、リードデータの読み出しを効率よく動作させることが可能なメモリ制御装置及びメモリ制御方法を提供する。 - 特許庁 - An information processing apparatus comprises: monitoring means that monitors memory usage of one process on which plural application programs are running; and control means that stops any of the application programs when the memory usage of the process exceeds a first threshold.
情報処理装置は、複数のアプリケーションプログラムが動作する一つのプロセスのメモリ使用量を監視する監視手段と、前記プロセスのメモリ使用量が第一の閾値を超えた場合に、いずれかの前記アプリケーションプログラムを停止させる制御手段とを有する。 - 特許庁 - The image processing apparatus mainly includes: a CPU 1 incorporating a thermal diode 2; a thermal sensor 3; a south bridge 4 incorporating a RTC 5; an I/O ASIC 6; an operation control unit 7; a memory medium 8; a north bridge 9; a DRAM 10; a VideoASIC 11; and a nonvolatile memory 12.
サーマルダイオード２を内蔵したＣＰＵ１、サーマルセンサ３、ＲＴＣ５を内蔵したサウス・ブリッジ４、Ｉ／Ｏ ＡＳＩＣ６、操作部７、メモリ媒体８、ノース・ブリッジ９、ＤＲＡＭ１０、ＶｉｄｅｏＡＳＩＣ１１、不揮発メモリ１２を主な構成とする。 - 特許庁 - The CPU 3 discriminates the number of pieces of copyright information stored beforehand in a memory 4, decides propriety of a storage of the copyright information into the memory 4, and further discriminates the propriety of the high speed recording to control a write-in part 5 and a display part 7.
ＣＰＵ３は、メモリ４に既に記億されている著作権情報の数を判別して、著作権情報のメモリ４への格納の可／不可を判定し、さらに高速記録の可／不可を判別して、書込み部５および表示部７を制御する。 - 特許庁 - Upon detecting the fact that a memory has received the two-dimensional code containing the updated additional information and a document image, the control unit synthesizes the two-dimensional code and the document image in the memory thus generating the document image to which the two-dimensional code is added (step S23).
制御部は、メモリが、更新した付加情報を含む二次元コードと文書画像とを受け取ったことを検知すると、メモリにおいて、二次元コードと文書画像とを合成して二次元コードの付加された文書画像を生成する（ステップＳ２３）。 - 特許庁 - A history information management part 65 produces history information for managing a history of reading-out of the content data stored in the memory 42, and the writing control part 63 writes the produced history information into a history information recording area of the memory 42.
履歴情報管理部６５は、メモリ４２に記録されるコンテンツデータの読み出しの履歴を管理するための履歴情報を作成し、書き込み制御部６３は、作成された履歴情報を、メモリ４２の履歴情報記録領域に書き込む。 - 特許庁 - Then, when the article 20 where the memory label is placed is accommodated into the refrigerator 10, by using the reader/writer of a food control system being mounted to the refrigerator 10, the information regarding the relishing period being stored in the memory label 30 is read by non-contact radio communication.
そして、メモリラベル３０を付した品物２０を冷蔵庫１０に収納する際に、この冷蔵庫１０に搭載された食品管理システムのリーダライタにより、メモリラベル３０の賞味期限情報を非接触の無線通信によって読み取る。 - 特許庁 - A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits.
データプロセッサ（１）は、中央処理装置（２）と、中央処理装置によりアクセス可能なメモリ（５）と、複数の入出力回路（１２，１３）と、メモリを複数の入出力回路のＦＩＦＯバッファとして動作させるＦＩＦＯ制御回路（６）とを有する。 - 特許庁 - On the basis of an option configuration of the image forming apparatus, an operation/display control section 41 makes the decompressing section 44 decompress part of the compressed data stored in the memory A43, and makes the memory B45 store the obtained moving image data.
操作／表示制御部４１は、画像形成装置のオプション構成に基づいて前記メモリＡ４３に記憶された圧縮データの一部を前記伸張処理部４４により伸張処理させ、得られた動画データをメモリＢ４５に記憶させる。 - 特許庁 - A recording control means 8 confirms a transmission history of the low resolution image data SL0 and reads only the high resolution image data SH0, from which the low resolution image data SL0 having been transmitted are produced, from an internal memory 4 and records the data on a memory card 7.
低解像度画像データＳＬ０の送信履歴を記録制御手段８において確認し、送信済みの低解像度画像データＳＬ０を作成した高解像度画像データＳＨ０のみを内部メモリ４から読み出してメモリカード７に記録する。 - 特許庁 - A CPU of the camera 10 detects a total storable capacity of the loaded memory card 11 and determines the capacity used for the control areas in the storage areas of the memory card 11 on the basis of the detected total storable capacity.
カメラ１０のＣＰＵは、装着されたメモリカード１１の記憶可能総容量を検出し、この検出された記憶可能総容量に基づいてメモリカード１１の記憶領域のうち制御領域として使用する容量を決定する。 - 特許庁 - To shorten a processing time for writing and reading only control data, consequently, to shorten a time required for writing and erasing data, in a flash memory in which memory cells of two or more are correspondent to one data line in one sector.
１セクタにおいて１本のデータ線に２つ以上のメモリセルが対応付けられているフラッシュメモリにおいて、管理データのみを読み書きする際の処理時間の短縮を図り、結果としてデータ消去やデータ書込みにかかる時間の短縮を図る。 - 特許庁 - The relationship of these unique IDs is compared by a unique ID determination means 204 or a telephone number determination means and a memory control means 202 is controlled according to a result of the comparison, such that a right of access to data recorded on the memory card 102 is restricted.
これら固有ＩＤの関係を固有ＩＤ判定手段２０４または電話番号判定手段で比較した結果から、メモリ制御手段２０２を制御することで、メモリカード１０２に記録されているデータに対するアクセス権を制限する。 - 特許庁 - In the period of the first half of the display period of one V, addresses of positions where display elements 22 exist are outputted from a memory control part 37 as read-out addresses and display data having these addresses are read out from a memory to be displayed on a display board 39.
１Ｖの表示期間の前半の期間に、メモリ制御部３７から表示素子２２の存在する位置のアドレスが読み出しアドレスとして出力され、そのアドレスの表示データがメモリから読み出されて表示盤３９に表示される。 - 特許庁 - This receiver is provided with a radio section 2 that has an antenna 1 and a PLL 3, a control section 4 that controls the operation of an entire pager, a memory 5 that stores address information and various function settings, and a memory 6 that stores a plurality of sets of frequency information.
アンテナ１およびＰＬＬ３を具備する無線部２と、ページャ全体の動作を制御する制御部４と、アドレス情報や各種ファンクション設定を記憶するメモリ５、複数の周波数情報を記憶保持するメモリ６とを有している。 - 特許庁 - Furthermore, as a remote control apparatus, a configuration is provided which comprises a memory for storing a plurality of predetermined reception channels in the past designated by a tuning operation section and the display section for displaying a listing of the reception channels in the last stored in the memory or of broadcasting stations of theception channels.
またリモートコントロール装置として、選局操作部で指定された過去の受信チャンネルを所定数記憶するメモリと、そのメモリが記憶した過去の受信チャンネル又はその放送局の一覧を表示させる表示部とを備えた構成とした。 - 特許庁 - During powering-on, a setting section 112 comprised of a direct memory access controller (DMAC) or the like reads the AG value and the AO value from the nonvolatile memory 110 without interposing a control section 108 and sets the read values to the AG register 118 and the AO register 120, respectively.
電源オン時には、ＤＭＡＣ等で構成された設定部１１２が、制御部１０８を介することなく不揮発性メモリ１１０からＡＧ値及びＡＯ値を読み出して、ＡＧレジスタ１１８及びＡＯレジスタ１２０にそれぞれ設定する。 - 特許庁 - The vehicle-borne navigation device includes a display means for providing guidance information on the screen, a memory means for storing information of the map data and the various facilities, and a control means connected operatively to the display means and memory means.
車載用ナビゲーション装置は、画面上で案内情報を提供する表示手段と、地図データ及び各種施設に関する情報を格納したメモリ手段と、前記表示手段及びメモリ手段に動作可能に接続された制御手段とを有する。 - 特許庁 - The in-vehicle navigation system is adapted with an ETC system for cooperation and has a display means, a memory means, an information input means, and a control means connected operably with the display means, the memory means and the information input means.
車載用ナビゲーション装置は、ＥＴＣシステムと協働するように適応され、表示手段と、メモリ手段と、情報入力手段と、前記表示手段、メモリ手段及び情報入力手段に動作可能に接続された制御手段とを有する。 - 特許庁 - Thus, an access right to data recorded in the memory card 102 is limited by controlling a memory control means 202, depending on a result of comparing the relations of the specific ID with a specific ID discrimination means 204 or a telephone number discriminating means.
これら固有ＩＤの関係を固有ＩＤ判定手段２０４または電話番号判定手段１３２で比較した結果から、メモリ制御手段２０２を制御することで、メモリカード１０２に記録されているデータに対するアクセス権を制限する。 - 特許庁 - At the same time as image writing of RGB image data of an original read by a scanner part 1, a data bus control part 2 controls input operation to memory (DRAM 5m-7m), pre-scanning operation, and output operation of image writing of the data taken into the memory.
データバス制御部２はスキャナ部１で読み取った原稿のＲＧＢ画像データの画像書き込みと同時にメモリ（ＤＲＡＭ５ｍ〜７ｍ）へ入力する動作、プレスキャン動作及びメモリ取り込みデータの画像書き込み出力動作を制御する。 - 特許庁 - In the case of performing printing processing, an equipment control part 8 successively reads out the image data from an HD 12, temporarily stores it to a memory 6a and then transfers it to a printing part 6b, and also it transfers the image data stored in the memory 6a to a discrimination part 16.
機器制御部８は、印字処理を行う場合、ＨＤ１２から画像データを順次読み出してメモリ６ａに一旦記憶させた上で印字部６ｂへ転送すると共に、メモリ６ａに記憶した画像データを判別部１６へ転送する。 - 特許庁 - While scanning an original document, in a main control board 150, image data from a scanner unit 120 is stored in an image memory 154, while transmission setting information in a setting information storing memory 153 is updated according to modification received by an operational section 110.
原稿スキャン中、メインコントロールボード１５０では、スキャナユニット１２０からのイメージデータがイメージメモリ１５４に蓄積されるとともに、設定情報格納メモリ１５３内の送信設定情報が、操作部１１０が受け付けた変更に応じて更新される。 - 特許庁 - To surely write the latest data back to an electrically erasable programmable read only memory(EEPROM) without affecting control at the time of copying data from the EEPROM to a random access memory(RAM) and controlling a prescribed controlled system.
ＥＥＰＲＯＭ（書換可能な不揮発性メモリ）からＲＡＭ（読書き可能な揮発性メモリ）にデータを書写し所定の制御対象を制御する際、その制御に影響を与えることなくＥＥＰＲＯＭに最新のデータを確実に書戻すこと。 - 特許庁 - A data acceptance control means 14 when requested to write data to the memory 11 accepts the data writing if the addresses are successive, but accepts the data writing after transferring the data stored on the memory 11 if not.
データ受付制御手段１４は、メモリ１１へのデータの書き込み要求時、アドレスが連続している場合はデータの書き込みを受け付け、アドレスが不連続の場合はメモリ１１に格納されているデータの転送後にデータの書き込みを受け付ける。 - 特許庁 - X system and Y system signal lines corresponding to X system and Y system selecting signals from an input circuit to which X system and Y system selecting signals of the memory cell of the memory mat to the control circuit are arranged in parallel.
上記メモリマットのメモリセルのＸ系及びＹ系選択信号が供給される入力回路から上記制御回路に至るまでの上記Ｘ系及びＹ系選択信号に対応したＸ系及びＹ系信号線を並走して配置させる。 - 特許庁 - When an execution address is output to the coprocessor 50 from CPU 2, a coprocessor control part 3 intercepts address output from CPU 2 to a cache memory 4, and does not supply address to the cache memory 4.
ＣＰＵ２からコプロセッサ５０に対して、その実行アドレスが出力されている場合は、コプロセッサ制御部３によって、ＣＰＵ２からキャッシュメモリ４へのアドレス出力を遮断させ、キャッシュメモリ４に対してアドレス供給を行わないようにする。 - 特許庁 - To disclose a technology that can independently control bank interleave by realizing a memory interleave structure using a nonvolatile ferroelectric register in particular about an interleave controller using a nonvolatile ferroelectric memory.
本発明は不揮発性強誘電体メモリを利用したインタリーブ制御装置に関し、特に不揮発性強誘電体レジスタを用いたメモリインタリーブ構造を具現して独立的にバンクのインタリーブを制御することができるようにする技術を開示する。 - 特許庁 - The encoding unit 204 includes a data reading unit 300, a line memory control unit 301, a line memory 302, a prediction processing unit 303, a prediction error processing unit 304, a slide/list generation processing unit 305, a code format generation processing unit 306, and a code writing unit 307.
符号化部２０４は、データ読み込み部３００、ラインメモリ制御部３０１、ラインメモリ３０２、予測処理部３０３、予測誤差処理部３０４、スライド／リスト生成処理部３０５、符号フォーマット生成処理部３０６、および、符号書き込み部３０７を有する。 - 特許庁 - The semiconductor memory device is provided with a control unit for disabling operation of a delay circuit at the time of read-out in the semiconductor memory element including the delay circuit for delaying respectively a bank address signal and a column address signal at the time of write-in.
半導体メモリ装置は、書込みの際にバンクアドレス信号とコラムアドレス信号をそれぞれ遅延させるための遅延回路を含む半導体メモリ素子において、読出しの際に前記遅延回路の動作をディスエーブルさせるための制御部を備えてなる。 - 特許庁 - The device is provided with a control circuit 36, the contents of (n-1) stages of a binary counter 24 allotted to the most significant bit are stored in memory cells of the first (n-1) pieces of the EEPROM, the contents of nth or (n+1)-th memory cell are varied with alternate cycles.
制御回路（３６）を設け、最上位ビットに割り当てた２進カウンタ（２４）のｎ−１段の内容をＥＥＰＲＯＭの最初のｎ−１個のメモリセルに記憶し、ｎ番目または（ｎ＋１）番目のメモリセルの内容を交互するサイクルで変える。 - 特許庁 - The shape-memory alloy actuator is constituted by connecting a plurality of shape-memory alloy materials having different Martensitic transformation temperatures so as to stepwisely tighten the actuator according to the temperature and facilitate the control by the temperature change.
形状記憶合金アクチュエーターをマルテンサイト変態温度の異なる複数の形状記憶合金材料をつなぎ合わせて構成することで、アクチュエーターを温度に応じて段階的に締めることが出来、温度変化による制御が容易になる。 - 特許庁 - The nonvolatile semiconductor memory device 50 includes a memory cell 1, a precharge control circuit 2, a power source circuit 3 for antifuse element writing, a bit line driver DRBL, a word line driver DRWL, a multiplexer MUX1, and a multiplexer MUX2.
不揮発性半導体記憶装置５０には、メモリセル１、プリチャージ制御回路２、アンチヒューズ素子書き込み用電源回路３、ビット線ドライバＤＲＢＬ、ワード線ドライバＤＲＷＬ、マルチプレクサＭＵＸ１、及びマルチプレクサＭＵＸ２が設けられる。 - 特許庁 - The maximum current value (maximum emitted light quantity) of the LED is calculated by an LED maximum current arithmetic part 57 from a power source voltage value acquired by a power source control circuit 80 and data read out from a memory 52 or a non-volatile memory 56.
電源制御回路８０により取得した電源電圧値とメモリ５２または不揮発性メモリ５６から読み出したデータから、ＬＥＤの最大電流値（最大発光量）がＬＥＤ最大電流演算部５７によって算出される。 - 特許庁 - When the game function is operated, the game program 22 is temporarily copied to the first mounted memory 17, and a central control part 10 accesses the first mounted memory 17 having a higher read speed to execute processing contents specified in the game program 22.
ゲーム機能を作動させる場合は、ゲームプログラム２２を第１実装メモリ１７へ一旦コピーし、中央制御部１０は高速読み出しが可能な第１実装メモリ１７とのアクセスで、ゲームプログラム２２に規定された処理内容を実行する。 - 特許庁 - A buffer control unit 44 controls a write position in writing the received data in the ring memory buffer 32 based on a first clock and controls a read position of data to be transmitted from the ring memory buffer 32 based on a second clock different from the first clock.
バッファ制御部４４は、受信したデータをリングメモリバッファ３２に書き込む際の書き込み位置を第１クロックを基に制御し、かつリングメモリバッファ３２から送信すべきデータの読み出し位置を第１クロックと別の第２クロックを基に制御する。 - 特許庁 - The master devices set only a data bit portion corresponding to a quartered memory area of the data to be transmitted to a data control device as effective data, perform an access wait operation according to the even/odd cycle of the same address as the normal mode, and access the half area of the memory.
マスターデバイスがデータ制御装置に送るデータのうちメモリ領域を４分割したデータビット分のみを有効なデータとし、ノーマルモードと同様のアドレスの偶数・奇数サイクルによりアクセス・ウエイト動作を行い、メモリの半分の領域にアクセスする。 - 特許庁 - A control means 3a is configured such that it detects an erasure instruction and erases image data of a prescribed number of sheets which is recorded immediately before in a memory 2 without switching recording mode, where the image data in the memory 2 are recorded, to reproduction mode.
制御手段３ａを、メモリ２に画像データを記録する記録モードにおいて、消去の指示を検出してメモリ２に直前に記録された所定枚数の画像データを、記録モードを再生モードに切り替えることなく消去するよう構成する。 - 特許庁 - When the detecting signal of a change from folding state to opening state is received from the opening/closing detecting part 6 and the identification signal, and when receiving memory presence is received from the memory 5, a control part 3 controls the ringing operation of the identification tone of a speaker 7.
制御部３は、折り畳み状態から開状態へ変化した検出信号を開閉検出部６から受け、かつ受信記憶有りの識別信号をメモリ５から受けた場合に、スピーカー７の識別音の鳴動動作を制御する。 - 特許庁 - This semiconductor integrated circuit is provided with a microcomputer, a nonvolatile memory (2) accessible by the microcomputer and a control circuit (3) for controlling the rewriting of the storage information of the nonvolatile memory by receiving the instruction of the microcomputer, and they are housed in one semiconductor package (6).
マイコンと該マイコンによるアクセス可能な不揮発性メモリ（２）とマイコンの指示を受けて不揮発性メモリの記憶情報の書き換えを制御する書き換え制御回路（３）とを備え、これらを一つの半導体パッケージ（６）内に収納する。 - 特許庁 - The semiconductor random access memory having a complex shape is provided with a ROM device storing an all latent row data pattern to be input to a memory cell array during test procedure, a variable step address generator, a comparing device, and a control device.
複雑な形状を持つ半導体ランダムアクセス・メモリが、試験手順の間に記憶セル・アレイに入力すべき悉くの潜在的な行データ・パターンを記憶するＲＯＭ装置、可変ステップ・アドレス発生器、比較装置及び制御装置を備えている。 - 特許庁 - Data are transferred in parallel from two independent paths by a buffer memory control unit 11 to a rewritable buffer memory 12 in which a fixed bit length is made one data unit and data units are arranged in continuous addresses, and data are written for each data unit.
定ビット長を１データ単位として連続した番地に配置した書き込み可能なバッファメモリ１２に対して、バッファメモリ制御部１１により２つ独立した経路から並列してデータを転送して、上記データ単位毎にデータの書き込みを行う。 - 特許庁 - In response to the kind of a command supplied from outside, the control part (5) controls writing and erasing to the nonvolatile memory cells and verifying of them to vary an interval of threshold voltage distribution of the nonvolatile memory cells obtained by verifying.
制御回路（５）は、外部から供給されるコマンドの種類に応答して、不揮発性メモリセルに対する書込み及び消去とそのベリファイのための制御を行い、ベリファイによって得られる不揮発性メモリセルの閾値電圧分布の間隔を可変とする。 - 特許庁 - Operation information input from an input device is transferred to the control device and image instruction information output from the control device is transferred to the man-machine interface unit by using a shared memory which can be referred and updated from either of the control device and the man-machine interface unit.
制御装置及びマンマシンインターフェース装置のいずれからも参照および更新可能な共有メモリを用いて、入力装置で入力された操作情報の制御装置への伝達、及び制御装置から出力された画面指示情報のマンマシンインターフェース装置への伝達を行う。 - 特許庁 - Each PE 1a-1h has a line buffer 11 to temporarily store data before the transfer, a data memory 12 with more capacity than that of the buffer 11, a selecting circuit 13 to control a switching of data stored into the buffer 11 and a transfer control part 14 to control data transfer.
ＰＥはそれぞれ、データ転送前に一時的にデータを格納するラインバッファ１１と、ラインバッファ１１よりもメモリ容量の多いデータメモリ１２と、ラインバッファ１１に格納するデータの切替制御を行う選択回路１３と、データの転送制御を行う転送制御部１４と、を有する。 - 特許庁 - Start means gives instructions for starting the transferred rewriting program to the electric power steering control device, and the transfer control means transfers a second program to the electric power steering control device after the rewriting program is started, and rewrites a first program of the non-volatile memory into the second program.
起動手段は、転送された書換プログラムを起動させる指示を、電動パワーステアリング制御装置に与え、転送制御手段は、前記書換プログラムが起動した後、第２のプログラムを電動パワーステアリング制御装置に転送し、不揮発性メモリの第１のプログラムを第２のプログラムに書き換える。 - 特許庁 - To provide a control system of an internal combustion engine capable of favorably suppressing worsening of control of quantity of state occurred after restarting feeding when feeding into a memory of a control unit of quantity of state is temporarily stopped and worsening of engine operation due to it.
状態量制御ユニットのメモリに対する給電が一時的に停止されるとき、給電再開後に生じる状態量制御の悪化、ひいてはこれに起因する機関運転の悪化を好適に抑制することを抑制することができる内燃機関の制御システムを提供する。 - 特許庁 - An electronic volume, which automatically adjusts the sound volume under the control of a control part 103, is arranged between a radio part 104 and the speaker 107 and a memory stored with a data table regarding the relation between the input level of a microphone 106 and the output of the speaker 107 is connected to the control part 103.
制御部によって制御されることにより自動音量調整を行う電子ボリウムを無線部とスピーカとの間に備えると共に、マイクの入力レベルとスピーカの出力レベルとの関係に関するデータテーブルを格納したメモリを制御部に接続する。 - 特許庁 - The arithmetic controller 200 has an information memory part 213 which stores control information 213a indicating the contents of the control of the retinal camera unit 1A, the OCT unit 150 and/or the arithmetic controller 200 performed by the main control circuit 211 when the tomographic image (or two-dimensional image) is formed.
演算制御装置２００は、断層画像（又は２次元画像）が形成されたときの眼底カメラユニット１Ａ、ＯＣＴユニット１５０及び／又は演算制御装置２００に対する主制御部２１１の制御内容を表す制御情報２１３ａを記憶する情報記憶部２１３を有する。 - 特許庁 - A microprocessor uses a call control information slave table in a memory, a call control protocol conversion function, a fault monitor/processing function, a call control protocol retransmission function, and a terminal monitor function to allow the protocol handlers 4-1 to 4-4 to share loads of interface with a prescribed number of terminals.
プロトコルハンドラ４−１〜４−４はマイクロプロセッサがそのメモリ内の呼制御情報スレーブテーブルと呼制御プロトコル変換機能と障害監視・処理機能と呼制御プロトコル再送機能と呼制御プロトコル転送機能と端末監視機能とを使って一定数の端末とのインタフェースを負荷分担する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
