「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 151 152 153 154 155 156 157 158 159 .... 274 275 次へ＞- Information about control inputs to a steering wheel 15, accelerator 16 and brake 17 and the like is taken and stored in an external memory 12 together with information about road patterns and the like.
運転操作情報として、ハンドル１５、アクセル１６、ブレーキ１７などの操作量の情報を取得し、道路形状の情報と共に外部メモリ１２に記憶する。 - 特許庁 - A POS device I/F program 404 accesses to the shared memory 403 at certain intervals, reads the control data, and accordingly carries out a system call access to an OS.
ＰＯＳデバイスＩ／Ｆプログラム４０４は、一定間隔で共有メモリ４０３にアクセスして制御データを読み取り、それに応じて、ＯＳにシステムコール呼出を行う。 - 特許庁 - A control unit 2 reads image data developed on an image memory 8A, and writes in a RAM 2A, and investigates from the most left vertical line of the image 90 out of the image data read in.
制御部２は、画像メモリ８A上に展開されている画像データをRAM２Aに読み込み、読み込んだ画像データの内、画像９０の最も左端の縦ラインから調査する。 - 特許庁 - When an operator selects a desired function of data, a control section calls the function of data from the external memory card.
次に、操作者が閲覧を所望するデータの機能を選択するといった操作者の操作に応じて、制御部から閲覧したい機能のデータを外部メモリカードから呼び出す。 - 特許庁 - A rotation speed control section 10 refers to the speed information memory 9, and requests optimum rotation speed to a drive mechanism 2 at the time of access in a range being hard to read.
回転速度制御部１０は速度情報メモリ９を参照して、難読範囲に対するアクセス時に最適な回転速度をドライブ機構２に要求する。 - 特許庁 - To provide an embedded control device which can easily adjust fixed-value data stored in a read-only memory by using a processing unit having general structure.
一般的な構成を有する演算装置を用いて、読取専用メモリ内に格納されている固定値データを容易に調整することのできる組込制御装置を得る。 - 特許庁 - The control part 23 collates the sound data with a communication result-sound correspondence table preset in a memory 26, and instructs sounding to the sound source 27 according to the collation result.
制御部２３は音データとメモリ２６内に予め設定された通信結果−音対応テーブルとを照合し、照合結果に応じて発音を音源２７へ指示する。 - 特許庁 - To provide a color image processor capable of improving the read efficiency of color data without increasing a device amount, and an image memory access control method.
デバイス量を増大させることなく色データの読み出し効率を向上させることができるカラー画像処理装置および画像メモリアクセス制御方法を提供する。 - 特許庁 - The controller 20 has a memory 27 for storing data to be read and written from/in the storage device 51 and control information about data reading and writing from/in the storage device 51.
コントローラ２０は、ストレージデバイス５１に読み書きされるデータとストレージデバイス５１へのデータの読み書きに関する制御情報とを格納するメモリ２７を有する。 - 特許庁 - The information for the control part 11 for determining the carrying state from the depression state is preset in data (a separate figure) in a list form and registered in a built-in memory.
制御部１１が、この押下状態から携帯状態を判断するための情報は、一覧表形式のデータ（別図）に予め設定し、内蔵するメモリに登録している。 - 特許庁 - The elevator control panel 21 also has an elimination section 34 for eliminating the password number stored in each of the memory sections 37 and 38 when lock is confirmed in conclusion of use of the trunk room.
また、トランク室の利用終了時に施錠が確認されると、各記憶部３７，３８に記憶された暗証番号を消去する消去部３４を有している。 - 特許庁 - The drain bias control circuit 20 sets a potential VD of a drain source of a plurality of memory cells 2 variably in accordance with the potential VCS of the source line 3.
ドレインバイアス制御回路２０は、書き込み動作時、複数のメモリセル２のドレインの電位ＶＤを、上記ソース線３の電位ＶＣＳに応じて可変に設定する。 - 特許庁 - The result of this synthesis is read out by a CPU as an actual sound volume level of the musical sound being generated from a waveform memory sound source 15 and used for various musical sound control.
この合成結果が、波形メモリ音源１５から発生中の楽音の実音量レベルとして、ＣＰＵにより読み出され、各種楽音制御に用いられる。 - 特許庁 - To provide a semiconductor memory that the circuit scale is small, the power consumption is reduced, and an activating signal and a control signal of which relative relation is stable are obtained.
回路規模を小さく消費電力を低減し、しかも、相対関係が安定した活性化信号とコントロール信号を得る半導体記憶装置を提供する。 - 特許庁 - The control circuit 108 reads out and updates the information D stored in the internal storage circuit from the memory 114 in an update cycle based on the monitoring clock LF0.
制御回路１０８は、内部記憶回路に格納された情報Ｄを監視用クロックＬＦ０に基づいた更新周期でメモリ１１４から読み出して更新する。 - 特許庁 - Once a human sensor part detects an action of the object person, the control part saves detection information thereupon in a memory, and POP-receives the mail through the network part.
人感センサ部が対象者の動作を検知すると、制御部は、その検知情報をメモリに溜めると共にネットワーク部を利用してメールのＰＯＰ受信を行う。 - 特許庁 - In the control circuit 30, a signal level of a signal to be used for accessing the memory cell 10 can be changed so as to arbitrarily set the magnitude of the disturbance.
本発明による制御回路３０は、ディスターブの大きさを任意に設定するようにメモリセル１０へのアクセスに利用される信号の信号レベルを変更できる。 - 特許庁 - The control gates CG are formed so that a polysilicon layer 14 may be left in large amounts on an ONO film 13 in the side sections of memory gates MG through an anisotropic etching process.
異方性エッチング工程を経てメモリゲートＭＧ側部のＯＮＯ膜１３上にポリシリコン層１４が多く残存するようにしてコントロールゲートＣＧを形成する。 - 特許庁 - The refrigerating unit 1 includes a refrigerating circuit 10, an operation control section 9a, a supercooling degree related value derivation section 9b, a memory section 9c, and an estimation processing section 9d.
本発明の冷凍装置１は、冷媒回路１０と、運転制御部９ａと、過冷却度関連値導出部９ｂと、記憶部９ｃと、推定処理部９ｄとを備える。 - 特許庁 - To provide a manufacturing method of a flash memory element which can prevent a control gate from forming a stringer and secure the electrostatic capacity of an inter-layer dielectric film without causing any loss.
コントロールゲートのストリンガーの形成を防ぐと共に、層間誘電膜の静電容量を損失無しに確保することのできるフラッシュメモリ素子の製造方法を提供する。 - 特許庁 - The system control means 10 allows the game means 22 to carry out the game when the mail address information is stored in the memory device 12 by the address information register means 8.
システム制御手段１０は、メールアドレス情報がアドレス情報登録手段８により記憶装置１２に記憶されると、ゲーム手段２２によるゲームの遂行を許容する。 - 特許庁 - A 1poly type memory cell 10 has a pair of source-drain region 11, a floating gate electrode layer 13, and an impurity diffusion region 14 for control gate.
１ｐｏｌｙ型メモリセル１０は、１対のソース／ドレイン領域１１と、フローティングゲート電極層１３と、コントロールゲート用不純物拡散領域１４とを有している。 - 特許庁 - A control unit 7 performs reading a plurality of times by using a plurality of reading levels from the first and second memory cells, in order to generate probability data used for the error correction processing unit.
制御部７は、誤り訂正処理部で使用する確率データを生成するため、第１、第２のメモリセルから複数の読み出しレベルを用いて複数回読み出す。 - 特許庁 - IMAGE OUTPUT APPARATUS, IMAGE PROCESSING METHOD, ERROR BUFFER MEMORY MANAGEMENT METHOD, LIST MANAGEMENT METHOD, IMAGE OUTPUT CONTROL APPARATUS, IMAGE PROCESSING PROGRAM, STORAGE MEDIUM, AND IMAGE PROCESSING PRINT SYSTEM
画像出力装置、画像処理方法、誤差バッファメモリ管理方法、リスト管理方法、画像出力制御装置、画像処理プログラム、記憶媒体および画像処理印刷システム - 特許庁 - To optionally set a time-out processing time for each command issued by application software in order to control a memory card whose time-out processing time varies according to a command.
コマンドによりタイムアウト処理時間が異なるメモリーカードを制御するために、アプリケーションソフトが発行するコマンド毎にタイムアウト処理時間を任意に設定可能とする。 - 特許庁 - The lighting control signal activates the lighting means to allow the mobile phone 101 to display the number of data stored in the memory card 102.
照明手段２１６が前記照明制御信号に基づいて動作することで、携帯電話機１０１でメモリカード１０２に格納されているデータの個数を表示する。 - 特許庁 - When a load instruction code is written in a command register, a control circuit reads data from the nonvolatile memory and transfers the read data to the RAM.
コマンドレジスタにロード命令コードが書込まれた場合に、制御回路は、前記不揮発性メモリからデータを読出し、前記読み出されたデータを前記ＲＡＭに転送する。 - 特許庁 - Upon receiving the signal from the measuring section 8, the control section 11 reads out the informing operation time data corresponding to the signal from a memory B10 and sets informing operation time.
制御部１１は、計測部８からの信号を受けると、その信号に対応した報知動作時間データをメモリＢ１０から読み出し報知動作時間を設定する。 - 特許庁 - To provide a reservation management system, a reservation management device, and a reservation indication device, and their control method which enables efficient performing of processes regarding reservations and a computer-readable memory.
効率的に予約に関わる処理を行うことができる予約管理システム、予約管理装置、予約指示装置及びそれらの制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - An information re- acquisition control means 6 extracts the equipment whose equipment information is withheld from the memory means 5 and performs the equipment information acquisition operation again to the equipment.
情報再取得制御手段６は，メモリ手段５より機器情報が保留となっている機器を抽出し，その機器に対して，再度機器情報取得動作を行う。 - 特許庁 - The control part 50 is also equipped with a comparator 59 for comparing the total quantity of the ink, recorded in the memory 58, with the allowance of the ink capable of being stored in a waste ink tank 40.
総合制御部５０は、メモリ５８に記録されたインク総量を、廃インクタンク４０に溜めておけるインクの許容量と比較する比較器５９も備えている。 - 特許庁 - A control unit 7 reads initial parameters corresponding to set emitted sound directionality from a memory 70 and gives the parameters to each of adaptive filters 101A to 116A of an echo canceller 1A.
制御部７は、指示された放音指向性に対応する初期パラメータをメモリ７０から読み出して、エコーキャンセル部１Ａの各適応型フィルタ１０１Ａ〜１１６Ａに与える。 - 特許庁 - The NW voltage control circuit 13 changes the potential of an N type well which constitutes the diode connected in the forward direction 14a depending on the driving state of the flash memory cell 11.
ＮＷ電圧制御回路１３は、順方向接続ダイオード１４ａを構成するＮ型ウェルの電位をフラッシュメモリセル１１の駆動状態に応じて変更する。 - 特許庁 - The data bus 107 is shared in time-sharing, and the other control lines are individually connected to the SRAM 122, the NOR type flash memory 123 and the SDRAM 124.
そして、データバス１０７を時分割で共用する構成とし、その他の制御線をＳＲＡＭ１２２、ＮＯＲ型フラッシュメモリ１２３とＳＤＲＡＭ１２４とに個別に接続する。 - 特許庁 - The data memory control unit receives a write instruction containing data and has a write cache having successive logs and an index structure showing the storage positions of data in the successive logs.
データ記憶制御装置はデータを含む書き込み命令を受信し、順次ログを持つ書き込みキャッシュと、順次ログ内のデータの記憶位置を示すインデックス構造とを有する。 - 特許庁 - To normally execute access to a memory with specified bit width by sharing a control line even in the case of a data bus with bit width equal to or less than the specified bit width by simple structure.
簡単な構成で所定のビット幅以下のデータバスであっても制御ラインを共有して所定のビット幅のメモリに対するアクセスを正常に実行させることである。 - 特許庁 - To provide a nonvolatile storage device and a control method of a nonvolatile storage device by which data can be read out from a memory cell in which a leak current exists.
リーク電流が存在するメモリセルから正確にデータを読み出すことができる不揮発性記憶装置および不揮発性記憶装置の制御方法を提供すること。 - 特許庁 - When a battery is used as the power supply supplied to the recording reproducer and a trans-coding processing is conducted, the clock control section 115 stops supplying of the clock to the memory.
さらに装置に供給される電源が電池である場合であってトランスコード処理するときには、クロック制御部１１５は、メモリへのクロックの供給を停止する。 - 特許庁 - Data, addresses and control signals are distributed to memory arrays 10 and 20 via three MUXs of signal selection circuits controlled by an array selection signal ASEL (clock).
アレイ選択信号ＡＳＥＬ（クロック）で制御される信号選択回路３個のＭＵＸを介して、各メモリアレイ１０、２０に、データ、アドレス及び制御信号を分配させる。 - 特許庁 - To provide a semiconductor memory in which concentrated refresh is not required to perform after a self-refresh period by refreshing uniformly all words and its address control method.
全ワードを均一にリフレッシュすることにより、セルフリフレッシュ期間後に集中リフレッシュを行わなくともよい半導体記憶装置およびそのアドレス制御方法を提供する。 - 特許庁 - The control program is defined with a device name, and relevant information obtained by relating the communication address and allocated memory address of the device with the device name is stored in an object data base 13.
制御プログラムは、デバイス名で定義をし、デバイスの通信アドレス，割り付けられたメモリアドレス等とデバイス名を関連付けた関連情報をオブジェクトデータベース１３に格納する。 - 特許庁 - A first upstream queue control unit 19 calculates a plurality of queue statuses corresponding to a plurality of thresholds on the basis of an upstream frame to be held by an upstream queue memory 18.
第１の上りキュー制御部１９は、上りキューメモリ１８に保持される上りフレームに基づいて、複数の閾値に対応する複数のキューステータスを算出する。 - 特許庁 - The FIFO read control part activates only the FIFO read enable signal corresponding to the memory not indicating empty status according to the FIFO empty flag signal and the FIFO almost-empty flag signal.
FIFOリード制御部は、FIFOエンプティ・フラグ信号およびFIFOオルモスト・エンプティ・フラグ信号により、エンプティ状態を示していないメモリに対するFIFOリードイネーブル信号のみをアクティブ状態とする。 - 特許庁 - In a system enabling a multichannel reproduction by beam-outputting an audio signal from the array loudspeaker, a plurality of beam-setting patterns (reproduction modes) are stored previously in a memory for a control unit.
アレイスピーカからオーディオ信号をビーム出力してマルチチャンネル再生できるシステムにおいて、制御部のメモリに、複数のビームセッティングパターン（再生モード）を記憶しておく。 - 特許庁 - To provide a column selection signal control device and a method for semiconductor memory that generate a normal column selection signal without reference to a power supply voltage level.
電源電圧レベルに関わらず、正常なコラム選択信号の生成が可能なようにする半導体メモリのコラム選択信号制御装置及び方法を提供する。 - 特許庁 - The burst timing control circuit starts the burst transfer to the memory when the transfer data having the number of data indicated by the divided burst length have been stored in the data buffer.
バーストタイミング制御回路は、分割バースト長により示されるデータ数の転送データがデータバッファに格納されたとき、メモリに対するバースト転送を開始する。 - 特許庁 - A net-cue signal generating device 200 extracts a clock 205 from a serial-parallel conversion circuit 203 and supplies it to a data memory part 213 and an address control counter 217.
ネットキュー信号生成装置２００は、シリアル・パラレル変換回路２０３からクロック２０５を抽出し、これをデータメモリ部２１３とアドレス制御カウンタ２１７に供給する。 - 特許庁 - IMPROVED SPLIT GATE TYPE NON-VOLATILE FLASH MEMORY CELL AND ARRAY WHICH HAVE FLOATING GATE, CONTROL GATE, SELECTION GATE, AND ERASE GATE WITH OVERHANG ON FLOATING GATE, AND METHOD FOR MANUFACTURING
浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 - 特許庁 - When data quantity stored in the FIFO memory 24 reaches prescribed quantity, an FIFO write control circuit 23 supplies an interrupt signal MIRQ to a CPU 12.
ＦＩＦＯライトコントロール回路２３は、ＦＩＦＯメモリ２４に格納されたデータ量が所定量に達すると、ＣＰＵ１２に対して割り込み信号ＭＩＲＱを供給する。 - 特許庁 - To provide a nonvolatile semiconductor memory device capable of performing a simultaneous multi-bit writing process while averaging loads thereon, and further to provide a writing control method thereof.
負荷を平均化して複数ビットの同時書き込み処理を行うことができる不揮発性半導体記憶装置およびその書き込み制御方法の提供を図る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
