「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 156 157 158 159 160 161 162 163 164 .... 274 275 次へ＞- The electronic weighing device includes driving devices (7, 8), displacer devices (9, 10), a holder (5), a data memory (23), electric selection devices (18, 19, 20, 21), and an electric control device (22).
電子計量装置は、駆動装置（７、８）と、ディスプレーサ装置（９，１０）と、保持具（５）と、 データメモリ（２３）と、電気選択装置（１８，１９，２０，２１）と、電気制御装置（２２）とを備える。 - 特許庁 - A key arrangement data related to the arrangement pattern of the one identification number input key is taken out of the memory means 30, and transmitted to the display control unit 29-1.
さらに、この一つの暗証番号入力キーの配列パターンに関するキー配列データが記憶手段３０から取り出されて、表示制御部２９−１へ送られる。 - 特許庁 - To provide a program start control method and an electronic apparatus, capable of improving its reliability if the program is read from a nonvolatile memory and then the electronic apparatus starts.
不揮発性メモリからプログラムを読み出して電子機器を起動する場合の信頼性を向上させるプログラム起動制御方法および電子機器を提供する。 - 特許庁 - A control circuit 14 controls test operation about whether main body memory cells 20A are operated normally or not based on the test information held in the test signal register 19.
テスト信号レジスタ１９に保持されたテスト情報に基づいて、制御回路１４は本体メモリセル２０Ａが正常に動作するか否かのテスト動作を制御する。 - 特許庁 - The memory 113 is provided with storage areas for a program to execute nuisance phone control call termination processing in addition to a program to execute each function of the terminal.
メモリ１１３には端末の各機能を実行するためのプログラムのほか、迷惑電話制御着信処理を実行するプログラムのための記憶エリアが設けられている。 - 特許庁 - The control unit 50 may be equipped with a storage device having memory capacity for storing perfectly the whole of one work of multi-media contents like a long piece cinema.
制御装置５０は、長編映画などのマルチメディアコンテンツの１作品全体を完全に保存するための記憶容量を有する記憶装置を備えていればよい。 - 特許庁 - A control circuit 16 controls charge transferability of the charge transferring circuit 12 according to a change in the voltage of the bit line BL resulting from a charge read out from a memory cell MC.
制御回路１６は、メモリセルＭＣから読み出された電荷によるビット線ＢＬの電圧の変化に応じて電荷転送回路１２の電荷転送能力を制御する。 - 特許庁 - When a control signal is inputted to the input/output terminals 151-15n, the display part 12 displays the storage data stored in the memory circuit 16 as image data.
表示部１２は、入出力端子１５１〜１５ｎに制御信号が入力されることで、メモリ回路１６に記憶された記憶データを、画像データとして表示する。 - 特許庁 - A display control part 301 generates a full-scale virtual display image on the basis of the analysis result in the HTML read part 302 and stores it in an image memory 303.
表示制御部３０１は、ＨＴＭＬ読込部３０２による解析結果に基づいてフルスケールの仮想表示画像を生成して画像メモリ３０３に格納する。 - 特許庁 - To provide a delivery goods management system, a control method for it, and a computer readable memory, capable of efficiently delivering goods by reducing the probability of the generation of dead goods.
物故品の発生確率を低減し、荷物の配送を効率的に実行することができる配送物管理システム及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - Then, on the comparator 11, the number of the inversions of the data read out from the memory cells MC is compared with the expectation N2, and a comparison result is transmitted to a source potential control unit 13.
そして、コンパレータ１１において、メモリセルＭＣから読み出されたデータの反転数と期待値Ｎ２が比較され、その比較結果がソース電位制御部１３に送られる。 - 特許庁 - A control circuit recognizes mode switching and generates telephone number registration information comprising identification information to identify the registration mode to which telephone numbers read from a memory are attached.
制御回路は、モードの切り替えを認識し、登録モードを識別する識別情報にメモリから読み出した電話番号を付加した電話番号登録情報を生成する。 - 特許庁 - To control the grain size of a first layer of a PGO film, usable for memory cells of 1T type FeRAMs for optimizing the quality of the formed film by forming the PGO film as a double-layer structure.
１Ｔ型ＦｅＲＡＭのメモリセルに有用なＰＧＯ膜を２層構造にすることにより１層目の粒径を制御し、成膜後の膜質の最適化を図ること。 - 特許庁 - A control part 4 controls information read out of a memory 6 and displayed on the display part corresponding to the change of the spacial position relation estimated by the estimation part.
制御部４は、メモリ６から読み出して表示部に表示する情報を、前記推定部により推定された前記空間位置関係の変化に応じて制御する。 - 特許庁 - A correction information generating means 22 generates correction information for canceling shift of an image and instructs a memory control section 20 to perform correction based on the correction information.
そして、補正情報生成手段２２によって画像のずれを打ち消す補正情報を生成し、該補正情報に基づく補正をメモリ制御部２０に指示する。 - 特許庁 - This burglarproof system of a construction machine is provided with a code transmitting device changing the certified code stored in the certified code memory 20 of the control device 19 by external operation.
建設機械の盗難防止装置は、制御装置の認証コードメモリに格納されている認証コードを外部操作により変更するコード発信装置35を備えている。 - 特許庁 - External devices desired to be remotely controlled, desired operations of the external devices, and performance times of the operations are stored in a remote control interlocking table in the memory 11.
また、遠隔操作を希望する外部機器と、この外部機器の所望の動作と、この動作を実行させる時刻とを、メモリ１１のリモコン連動テーブルに記憶しておく。 - 特許庁 - To enable p-type doping of superior control, and to prevent a memory effect produced, when using magnesium(Mg) for a p-type dopant of a group III-V compound semiconductor.
III-Ｖ族化合物半導体のｐ型のドーパントにマグネシウム（Ｍｇ）を用いる際のメモリ効果を防止して、制御性に優れたｐ型ドーピングを行なえるようにする。 - 特許庁 - When the difference between the terminal voltages is smaller than the information on the terminal voltage stored in the memory 23, the control circuit 9 judges the lamp unit 12 as almost the limit of the life.
制御回路９は、端子電圧の差がメモリ２３に記憶されている端子電圧の情報より小さい場合に、ランプユニット１２が寿命であると判断する。 - 特許庁 - A level comparator 21 and a carrier counter 22 of a bias voltage control section 20 compare the level stored in the buffer memory 16 with a threshold, to count number of the level signals exceeding the threshold.
バイアス電圧制御部２０のレベル比較器２１、キャリアカウンタ２２はバッファメモリ１５に記憶されたレベル信号と閾値を比較し、閾値以上の信号数をカウントする。 - 特許庁 - A memory controller 24 outputs a control signal for performing writing access to the whole MX26a, YM26b, ZM26c when the addresses outputted by the CPU 8 fall within the specific address range.
メモリコントローラ24は、CPU8の出力するアドレスが前記特定のアドレス範囲内のものである場合、XM26a、YM26b、ZM26cの全てに対してライトアクセスを行うための制御信号を出力する。 - 特許庁 - The CPU 150 is provided with a processing register, and an execution control circuit 152 for loading data onto the processing register from a memory, and for executing a task according to the data of the processing register.
ＣＰＵ１５０は、処理レジスタと、メモリから処理レジスタにデータをロードし、処理レジスタのデータにしたがってタスクを実行する実行制御回路１５２を備える。 - 特許庁 - To provide a nonvolatile semiconductor device which reduces the area of a memory cell, by increasing the electrostatic capacity between a floating gate and a control gate.
フローティングゲートとコントロールゲートとの間の静電容量を大きくすることによりメモリセルの面積を縮小した不揮発性半導体装置及びその製造方法を提供する。 - 特許庁 - The cache control CPU 200 suppress the generation of the refill operation when the plurality of texture units 620 to 6n0 perform access to the same memory address with a predetermined time difference.
キャッシュ制御用ＣＰＵ２００は、複数のテクスチャユニット６２０〜６ｎ０が同一のメモリアドレスを所定の時間差でアクセスするとき、リフィル動作の発生を抑制する。 - 特許庁 - A super scholar processing system to detect the data hazard in an instruction group to be transmitted to a processing system is provided with a memory, plural pipelines, an IDU and control mechanism.
処理システムに伝送される命令グループ内のデータ・ハザードを検出するスーパースカラー処理システムは、メモリ、複数のパイプライン、ＩＤＵおよび制御機構を備える。 - 特許庁 - A central processing unit 10 of the console 2 reads an exact test video signal DTT corresponding to the received command DT from memory 8 and transmits the same to the control device 3.
コンソール２の中央処理ユニット１０は、受信したコマンドＤＴに対応する的確検査ビデオ信号ＤＴＴをメモリ８から読み出し、制御装置３に送信する。 - 特許庁 - The upper bit part (ADDRESS U) of the memory address (ADDRESS) is supplied to an error control module 132 as test mode instruction information (TEST MODE).
エラー制御モジュール１３２には、メモリアドレス（ＡＤＤＲＥＳＳ）の上位ビット部（ＡＤＤＲＥＳＳ＿Ｕ）がテストモード指示情報（ＴＥＳＴ＿ＭＯＤＥ）として与えられる。 - 特許庁 - At this point, since S9 is commonly performed even if subroutines to be executed are different, a memory area used by the control program is reduced.
このとき、Ｓ９は実行されるサブルーチンが異なっていても、共通して行われる処理であるため、制御プログラムが使用するメモリ領域を小さくすることができる。 - 特許庁 - According to the cache use information stored in the second register 11a, the cache control circuit 11 turns the cache memory 11b into available state or unavailable state.
キャッシュ制御回路１１は、第２のレジスタ１１ａに格納されたキャッシュ使用情報に従って、キャッシュメモリ１１ｂを使用可能状態又は使用不可状態にする。 - 特許庁 - To achieve the automatic correction of abnormality even when the abnormality of data occurs in an operating system (OS) and a display control program developed in a volatile image memory.
揮発性映像メモリに展開されたオペレーティングシステム（ＯＳ）や表示制御プログラムにデータ異常が発生した場合でも、発生した異常を自動的に修復する。 - 特許庁 - Since only the time is measured in the memory inside the control part 30 when the current exceeds the threshold value, the time when the electrical appliance is in a standby state is not counted.
しきい値を超えている場合にのみ、制御部３０内のメモリーに、その時間をカウントするので、家電製品が待機状態にあるときは時間をカウントしない。 - 特許庁 - A CPU 1 prestores the difference value between the local slot number and global slot number as a slot counter offset value in a memory 12 and performs transmission control according to the local slot number.
ＣＰＵ１はローカルスロット番号とグローバルスロット番号との差分値をスロットカウンタオフセット値としてメモリ１２に記憶しておき、ローカルスロット番号に準じて送信制御を行う。 - 特許庁 - Optical images Icl of the coating lines CL are captured by a CCD camera and then the image data showing the coating lines CL are stored temporarily in the memory of a control part.
そして、この塗布軌跡ＣＬの光学像ＩｃｌをＣＣＤカメラで撮像し、その塗布軌跡ＣＬを示す画像データを制御部のメモリに一時的に記憶する。 - 特許庁 - In a silicon semiconductor substrate 10, a memory gate MG on a gate oxide film 11 and a control gate CG provided on the side part thereof are composed of a polysilicon layer.
シリコン半導体基板１０において、ゲート酸化膜１１上のメモリゲートＭＧ、その側部に設けられたコントロールゲートＣＧはいずれもポリシリコン層で構成されている。 - 特許庁 - In the print buffer memory controller, data lines of I/F 1 comprising a Centronics I/F or a USB I/F are inputted to the data control circuit 3 of an ASIC 2.
この印字用バッファメモリ制御装置は、セントロニクスＩ／ＦやＵＳＢＩ／ＦなどからなるＩ／Ｆ１のデータ線はＡＳＩＣ２のデータ制御回路３に入力される。 - 特許庁 - A test mode control circuit 32 switches signal lines L0, L1 based on the discrimination signal SGX, and inputs memory address signals A0, A1 to an address buffer/register and a bank selecting circuit 12.
テストモード制御回路３２は、判定信号SGXに基づいて信号線L0、L1を切り替えてメモリアドレス信号A0、A1をアドレスバッファ／レジスタ＆バンクセレクト回路１２に入力させる。 - 特許庁 - To provide a data writing control circuit by which the writing timing of an input signal for a memory cell can accurately be adjusted and the layout area of semiconductor chips can be reduced.
メモリセルへの入力信号の書き込みタイミングを正確に調節し、半導体チップのレイアウト面積を縮小し得るデータ書込制御回路を提供する。 - 特許庁 - To provide digital signal processing equipment by which a plurality of DSPs (digital signal processors) can simultaneously use one shared memory from all the DSPs without restriction of bus control.
複数のＤＳＰが、一つの共有メモリをバス制御の制限なしに、全てのＤＳＰから同時に使用可能なディジタル信号処理装置を提供すること。 - 特許庁 - Each of terminal equipment 11a-11c is connected through a system memory 26 to each of correspondent user databases 18a-18c under the control of a system CPU 25.
端末装置１１ａ〜１１ｃの各々は、対応するユーザーデータベース１８ａ〜１８ｃの各々にシステムＣＰＵ２５の制御の下にシステムメモリ２６を介して接続される。 - 特許庁 - A save control part 40 saves data stored in a writing destination register to the save memory 30 when a writing instruction to the register is carried out in the subroutine.
退避制御部４０は、サブルーチン内でのレジスタへの書き込み命令の実行時に、書き込み先のレジスタに格納されているデータを退避メモリ３０に退避させる。 - 特許庁 - If panorama composition is possible, the control section 13 performs panorama composition at the image processing section 19 before ending the processing and the composite panorama image is stored in the memory section 14.
パノラマ合成が可能であれば、制御部１３は画像処理部１９にてパノラマ合成を行って処理を終了し、合成したパノラマ画像をメモリ部１４に格納する。 - 特許庁 - To provide a memory control device, capable of efficiently executing enable write processing without key specification processing for calculating a key from writing data.
書き込みデータからキーを算出するというキー特定処理を行うことなく、イネーブルライト処理を効率よく実行することが可能なメモリ制御装置を実現する。 - 特許庁 - A control signal transmitted from master station radio equipment 2 reproduces the voice recorded in the memory devices 31, 41, 51 and 61 according to a command from a console panel 1.
操作卓１からの指令により親局無線装置２から送出される制御信号により、メモリ装置３１，４１，５１，６１に録音された音声を再生する。 - 特許庁 - The control unit memorizes a service information and/or the error information in memory devices 29 and 30, and those informations are read by the service and diagnosis device through the interface.
制御ユニットは記憶装置２９、３０内にサービス情報および／またはエラー情報を記憶し、これらの情報はインタフェースを介してサービス診断装置により読み取られる。 - 特許庁 - A user interface (UI) 20, and bustle 200 with a software operation key (SOK) 210 having non-volatile memory (NVM) 22 are associated with the control unit 16.
制御部１６には、ユーザインターフェース（ＵＩ）２０と、不揮発性メモリ（ＮＶＭ）２２を有するソフトウェア操作キー（ＳＯＫ）２１０を備えるバッスル２００とが関連付けられている。 - 特許庁 - Especially, each connection control part 14 includes a thin film transistor Q6 of a double gate structure to be connected between the corresponding display pixel PX and the corresponding static memory part 13.
特に、各接続制御部１４は対応表示画素ＰＸおよび対応スタティックメモリ部１３間に接続されるダブルゲート構造の薄膜トランジスタＱ６を含む。 - 特許庁 - A line memory 32 outputs pixel data for controlling the quantity of light of the laser light in a range corresponding to pixels in a scanning range of the laser light on the basis of the control signal.
ラインメモリ３２は、レーザ光の走査範囲における画素に対応する範囲でのレーザ光の光量を制御する画素データをコントロール信号に基づいて出力する。 - 特許庁 - A microcomputer 20 stores input voices from a microphone 40 in a voice data area of a flash memory 80 when a control button 50 selects a voice recorder function.
マイコン２０は、操作ボタン５０によってボイスレコーダ機能が選択された場合、マイク４０からの入力音声をフラッシュメモリ８０の音声データ記憶領域に記憶する。 - 特許庁 - When the data is cached, the cache access section 23 writes the received data into the cache A for LAN of a data cache memory 14 and informs a cache control section 22 to this effect.
キャッシュアクセス部２３はデータをキャッシュする場合、データキャッシュメモリ１４のＬＡＮ用キャッシュＡに受信データを書き込み、データを書き込んだ旨をキャッシュ制御部２２に通知する。 - 特許庁 - To provide a wireless LAN apparatus capable of performing access control of a polling system by direct data transfer by a DMA controller from a memory to a MAC layer controller.
ＤＭＡコントローラによるメモリからＭＡＣ層コントローラへの直接的なデータ転送によりポーリング方式のアクセス制御を行うことの可能な無線ＬＡＮ装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
