「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 162 163 164 165 166 167 168 169 170 .... 274 275 次へ＞- The control means will download detailed map data for the specified range around the destination to the first memory means and then search the guide path to the destination again, if being instructed to acquire the detailed map data around the destination from the second memory means.
制御手段は、目的地の周辺の詳細な地図データを第２の記憶手段から取得する旨の指示があったとき、目的地の周辺の所定の範囲の詳細な地図データを第１の記憶手段にダウンロードし、目的地までの誘導経路を再度探索する。 - 特許庁 - Thereafter, the absorbancy data is read from the absorbancy data memory part 60a by a control part 60d, and concn. is calculated on the basis of the read absorbancy data by an calculation processing part 60b to obtain a concn. value, which is in turn stored in a concn. value memory part 60c.
その後、制御部６０ｄにより吸光度データ記憶部６０ａから吸光度データを読み出し、読み出した吸光度データを基に演算処理部６０ｂにより濃度演算を行わせて濃度値を取得し、この濃度値を濃度値記憶部６０ｃに記憶させる。 - 特許庁 - A plurality of section data configuring a module are extracted from a data broadcasting TS received from a TS input part 11, and recorded in a memory 12, and a plurality of section data are managed for every module on a memory 12 by a switching control part 13.
ＴＳ入力部１１により受信されたデータ放送ＴＳからモジュールを構成する複数のセクションデータを抽出して、メモリ１２に記録し、切替制御部１３によりメモリ１２上で複数のセクションデータをモジュール別に管理するようにしている。 - 特許庁 - Since this processing is repeated until the absorption control of a starting memory corresponding to a winning random number count value is performed, game characteristic can be improved by considering the random number count value for judging the big winning which is already extracted with respect to the starting memory.
この処理を当り乱数カウント値に対応する始動メモリの消化制御が行われるまで繰り返すので、始動メモリに対して既に抽出されている大当り判定用乱数カウント値を考慮して遊技性を向上させることが可能となる。 - 特許庁 - Based on an output signal from the operation switching circuit 21, an operation control circuit 22 controls a period of voltage application to a plate line to obtain volatile mode operation of a first memory area 11 and a nonvolatile mode operation of a second memory area 12, for example.
動作切換回路２１からの出力信号に基づき、動作制御回路２２にてプレート線への電圧印加時間を制御することで、例えば第１のメモリ領域１１の揮発モード動作と、第２のメモリ領域１２の不揮発モード動作とを実現する。 - 特許庁 - The mobile phone 1 stores once the edited EPG to a memory 10, utilizes the EPG stored in this memory 10 and makes communication with a home server 4 to remotely control the home server 4 so as to allow the home server 4 to reserve video recording of a desired program.
携帯型電話機１では、この編集されたＥＰＧを一旦メモリ１０に記憶した後、このメモリ１０に記憶したＥＰＧを利用して、希望の番組をホームサーバ４で録画予約するために、ホームサーバ４と通信を行い、遠隔制御を行う。 - 特許庁 - The digital photo frame comprises a display unit 2, which displays an image, interfaces 5 and 6 in which memory cards are loaded, and a display control unit 14 which changes display modes in which the image is displayed on the display unit, according to whether a memory card is loaded to the interface.
画像を表示する表示部２と、メモリーカードを装着するインタフェース５,６と、前記インタフェースに前記メモリーカードが装着されているか否かに応じて、前記画像を前記表示部に表示する際の表示態様を変更する表示制御部１４とを備える。 - 特許庁 - During the transfer of a predetermined burst number of data using the memory 12, the address comparison part 14 compares a Read address and a Write address of the memory 12 and sends a comparison result status signal (for example, FIFODREQ signal) to the PCI side control part 11.
アドレス比較部１４は、メモリ１２を用いて所定バースト数のデータを転送中に、メモリ１２のＲｅａｄアドレスとＷｒｉｔｅアドレスとを比較し、比較結果のステータス信号（ＦＩＦＯＤＲＥＱ信号で例示）をＰＣＩ側制御部１１に送出する。 - 特許庁 - To provide a memory controller and memory control method having processing ability capable of dealing with signal input of a high speed by overcoming the threshold that the input speed of the signals is restricted by the sum total of the processing ability of individual signal processing means.
個々の信号処理手段の処理能力の総計により信号の入力速度が制限されるという限界を克服し、高速な信号入力に対応し得る処理能力を有するメモリ制御装置およびメモリ制御方法を提供する点にある。 - 特許庁 - A memory card 100 is provided with a temperature detection circuit 107 detecting temperature of a memory device and a control part 104 deciding an operation condition according to the detected temperature and serving as a notification means notifying the decided operation condition to a host apparatus 150 via a host interface 103.
メモリカード１００は、メモリ装置の温度を検出する１０７と、検出された温度に応じて動作条件を決定し、決定された動作条件をホストインタフェース１０３を介してホスト機器１５０に通知する通知手段とする制御部１０４とを備える。 - 特許庁 - When data such as video or sound from a data inputting means 1 are recorded in a record memory means 6 in a track unit, a memory means 8 in a control means 12 is used to edit and determine the additional information such as the title to be added to the track.
データ入力手段１からの映像あるいは音声などのデータを記録メモリー手段６にトラック単位で記録する際に、トラックに付加するタイトル等の付加情報を、制御手段１２内のメモリー手段８を用いて編集および確定する。 - 特許庁 - The in-vehicle navigation system comprises a display means for proving guidance information on a display; a memory means for storing map data and information on various kinds of facilities; and a control means which is operatively connected to the display means and the memory means.
車載用ナビゲーション装置は、画面上で案内情報を提供する表示手段と、地図データ及び各種施設に関する情報を格納したメモリ手段と、前記表示手段及びメモリ手段に動作可能に接続された制御手段とを有する。 - 特許庁 - A system control part 19 determines the pulse signal MIR in each prescribed dot region and writes "1" in a buffer memory 24, when the pulse signal MIR output from the comparator 27 is "H" level, or writes "0" in a buffer memory 24 when the pulse signal MIR is "L" level.
システム制御部１９は、所定のドット領域毎にパルス信号ＭＩＲを判定し、コンパレータ２７から出力されるパルス信号ＭＩＲが“Ｈ”レベルである場合にはバッファメモリ２４に“１”を書き込む一方、“Ｌ”レベルである場合には“０”を書き込む。 - 特許庁 - This image forming device 10 is provided with a nonvolatile memory 17 for storing folding condition information, and a control part 19 inputs the folding condition information for folding a paper sheet by an operation part 13 and stores the folding condition information in the nonvolatile memory 17.
画像形成装置１０は、折り条件情報を保存しておく不揮発性メモリ１７を備え、制御部１９が、操作部１３により用紙を折るための折り条件情報を入力させ、その折り条件情報を不揮発性メモリ１７に保存する。 - 特許庁 - The system includes at least one flash memory chip for storing data, at least one flash controller to control the flash memory chip comprising a DMA interface including output DMA request signals which turns active when the system is in a state executable of DMA data transfer, and at least one micro controller to make the flash memory chip and control and data signals of the flash controller active.
データを格納するための少なくとも１個のフラッシュメモリチップと、フラッシュメモリチップを制御するための少なくとも１個のフラッシュコントローラであって、システムがＤＭＡデータ転送を実行できる状態になったときにアクティブになる出力ＤＭＡ ＲＥＱＵＥＳＴ信号を含むＤＭＡインタフェースを有するフラッシュコントローラと、フラッシュメモリチップと前記フラッシュコントローラの制御およびデータ信号をアクティブにするための少なくとも１個のマイクロコントローラと、を含むシステム。 - 特許庁 - A control signal generating part generates a first control signal and a second control signal for partially turning on or off a delay synchronous loop in response to first to fifth mode selection signals for selecting an operation mode of the semiconductor memory device, and if the first or second control signal is activated, a part with the first or second control signal applied thereto in the delay synchronous loop is turned off.
制御信号発生部は、半導体メモリ装置の動作モードを選択する第１ないし第５モード選択信号に応答して遅延同期ループを部分的にターンオンまたはターンオフする第１制御信号および第２制御信号を発生させ、第１または第２制御信号が活性化されれば、遅延同期ループのうち第１または第２制御信号が印加される部分はターンオフされる。 - 特許庁 - This processor is provided with an image data control part 203 connected to a sensor board unit 202 and/or image memory access control part 221 and/or image processor 204 and/or video data control part 205 and/or facsimile control unit 224, and a system controller 231 for switching the transmission of competing image data, when image data to be transmitted to the image data control part 203 are competing.
センサー・ボード・ユニット２０２および／または画像メモリー・アクセス制御部２２１および／または画像処理プロセッサー２０４および／またはビデオ・データ制御部２０５および／またはファクシミリ制御ユニット２２４に接続された画像データ制御部２０３と、画像データ制御部２０３へ送信される画像データが競合する場合に競合する画像データの送信を切り替えるシステム・コントローラー２３１とを備える。 - 特許庁 - This device has a first signal buffer receiving an address control signal and generating an address control signal stored temporarily, a mode detecting circuit receiving the address control signal stored temporarily and generating a burst control signal, and a core access trigger circuit receiving the burst control signal and generating a core access signal used for starting core access for burst mode operation of the memory device.
本発明の装置は、アドレス制御信号を受け、一時的に記憶されたアドレス制御信号を生成する第１の信号バッファと、一時的に記憶されたアドレス制御信号を受け、バースト制御信号を生成するモード検出回路と、バースト制御信号を受け、記憶装置のバーストモード動作用のコア・アクセスを開始させるため使用されるコア・アクセス信号を生成するコア・アクセス・トリガ回路と、を有する。 - 特許庁 - This circuit is provided with a normal circuit for performing a scan test, a BIST control circuit having a mode 1 in which operation is automatically stopped after writing a pattern in the memory and a mode 2 in which a value written from the memory is read and compared with the prescribed expected value, and a memory write prohibiting circuit fixing an input signal to the memory while the normal circuit is in a scan test.
スキャンテスト可能な通常回路と、前記通常回路に接続されるメモリとを有する半導体回路において、前記メモリにパターンを書き込みして自動に停止するモード１と前記メモリから書き込んだ値を読み出して所定の期待値と比較するモード２とを有するＢＩＳＴ制御回路と、通常回路がスキャンテストにある間、前記メモリへの入力信号を固定するメモリ書込禁止回路と、を備える構成とした。 - 特許庁 - The semiconductor memory device is provided with first and second operating sections 2 for performing the operations independent from each other and the section 2 is provided with a signal output section 4 from which a second signal S2 is outputted and a mode control section 5 which supplies a control signal C1.
互いに独立した動作を行なう第１及び第２動作部２が備えられ、第２動作部２には、第２信号Ｓ２が出力される信号出力部４と制御信号Ｃ１を供給するモード制御部５とが備えられる。 - 特許庁 - A response information memory 36 stores response contents transmitted when the main control unit 40 is in a normal active state, or response contents updated by information when the main control unit 40 is shifted to the power saving state.
また、応答情報記憶部３６には、主制御部４０が通常稼動状態にあるときに送信した応答内容、又は、主制御部４０が省電力状態に移行する時点の情報によって更新された応答内容が記憶されている。 - 特許庁 - In the case where a memory means memorizes the P-range at the time of turning on IG, generating torque of the electric motor is kept at D by duty ratio control and the P-wall abutment learning is executed, and in the other case, the electric motor is controlled without the duty ratio control.
そして、ＩＧのＯＮ時に記憶手段がＰレンジを記憶している場合にはデューティ比制御により電動モータの発生トルクをＤに抑えてＰ壁当学習を実施し、他の場合にはデューティ比制御無しで電動モータを制御する。 - 特許庁 - The control device 100 for controlling a position of a movable member by the SMA actuator 44 includes an initial value computer 125 for computing an initial value of a control value corresponding to an initial voltage to be applied to a shape memory alloy, based on a target position.
ＳＭＡアクチュエータ（４４）で可動部材の位置を制御する制御装置(１００)は、目標位置に基いて形状記憶合金に印加すべき初期電圧に対応した制御値の初期値を演算する初期値演算器（１２５）を備える。 - 特許庁 - The first control board 12 performs verify for comparing the received data of the latter half with the data of the latter half of the IC card 50 and comparing the data of the first half received by the second control board 32 with the data of the first half in the flash memory 38.
第１制御板１２で受信された後半部分のデータとＩＣカード５０の後半部分のデータとを比較し、第２制御板３２で受信された前半部分のデータとフラッシュメモリ３８の前半部分のデータとを比較するベリファイを行う。 - 特許庁 - To provide an electronic apparatus, a display control method and a display control program, capable of performing display update without making a user feel stress by use of a small-capacity memory when a plurality of instructions are continuously input by the user.
ユーザの指示が連続して複数入力されたときに、ユーザにストレスを感じさせることのない表示更新を少容量のメモリを用いて実現することができる電子機器、表示制御方法及び表示制御プログラムを提供する。 - 特許庁 - The control circuit 16 calculates a magnification M' at printing from the magnification M given by the memory 11, a dimension D of the screen of a display device 14, and a dimension D' of the image at printing given by the CPU control circuit 14.
プリンター制御回路１６は、画像メモリー１１から与えられた倍率Ｍと、表示装置１４の画面の寸法Ｄと、ＣＰＵ制御回路１４から与えられた印刷時の画像の寸法Ｄ´とから、印刷時の倍率Ｍ´を演算する。 - 特許庁 - To exclusively prevent useless abnormality information indicating abnormality detected while manufacturing a vehicle to which an electronic control device is assembled, from being stored in a rewritable non-volatile memory out of abnormal information indicating abnormality detected by the electronic control device.
電子制御装置が検出した異常を示す異常情報のうち、当該装置が組み付けられる車両の製造中に検出された異常を示す不要な異常情報だけが書換可能不揮発性メモリに記憶されないようにする。 - 特許庁 - A Viterbi decoder control circuit recognizes the timing for changing a transmission mode A to a mode B, keeps a changing control signal set on, until the last symbol in the transmission mode A is outputted at a time (1) after an inputting time (J) thereof to a pass memory, and outputs it to an ACS circuit.
ビタビ復号器制御回路は、伝送モードＡ→Ｂの切替タイミングを認識し、伝送モードＡの最終シンボルがパスメモリに入力する時点（Ｊ）から出力する時点（１）まで切替制御信号をオンにして、ＡＣＳ回路に出力する。 - 特許庁 - To provide a hybrid type vehicle furnished with a main battery and an auxiliary battery capable of preventing a trouble of an electronic control device incapable of carrying out reprogram manipulation to rewrite a program in an inside memory due to lowering of voltage of the auxiliary battery to feed the electronic control device.
主バッテリと補機バッテリとを備えるハイブリッド型車両において、電子制御装置に給電する補機バッテリの電圧が低下して、電子制御装置が内部のメモリのプログラムを書き換えるリプログラム処理を実施できなくなることを防止する。 - 特許庁 - A data acquiring application 44 and a remote control application 50 are installed in each personal computer 41 and 43, and an image file creating means 50, an image file reproducing means 46, a condition changing means 47, a memory 48 and a data transfer and remote control means 51 are composed.
各パソコン４１，４３に、データ採取アプリケーション４４、リモートコントロールアプリケーション５０をインストールし、画像ファイル作成手段４５、画像ファイル再生手段４６、条件変更手段４７、メモリ４８、データ転送・遠隔操作手段５１を構成する。 - 特許庁 - The inter-station information controller 11 is provided with an inter-station control information memory 12, stores the inter-station control information such as the accounting information, and when it exceeds a fixed amount, connects the virtual private line of the ISDN public network 3 and sends it out to the other station.
この局間情報制御装置１１は、局間制御情報メモリ１２を含み、課金情報等の局間制御情報を蓄積し、一定量を超すとＩＳＤＮ公衆網３の仮想専用線を接続して他局へ送出する。 - 特許庁 - When fault is detected in a prescribed first operation control function by self-diagnosing first and second acoustic reproducing units 20 and 30, a device code, a product code, and an error code are stored in a non-volatile memory 48 in a control unit 40.
第１及び第２音響再生ユニット２０，３０にて自己診断が行われた結果、所定の第１動作制御機能に故障が検出されたときには、制御ユニット４０内の不揮発性メモリ４８に、デバイスコード、プロダクトコード、エラーコードが記憶される。 - 特許庁 - Further, the peripheral device brings a prescribed address of its own rewritable nonvolatile memory into a rewrite disabled area, and stores a boot program and a program for performing downloading of the control program to the rewrite disabled area and stores the control program to the other areas.
また、周辺デバイスは自身の書き換え可能な不揮発性メモリの所定の場所を書き換え不可領域とし、この領域にブートプログラムと、制御プログラムのダウンロードを実行するプログラムを、またそれ以外の領域へ制御プログラムを格納しておく。 - 特許庁 - This system 100 is provided with a lens 128 connected to a lens control element 142, an image sensor 116 constituted to take an image in from the lens 128, and a memory element 106 and a processor 14 connected to a lens control element.
本システム１００は、レンズ制御要素１４２に接続されたレンズ１２８と、レンズ１２８から画像を取り込むように構成された画像センサ１１６と、レンズ制御要素１４２に接続されたメモリ要素１０６およびプロセッサ１０４とを備える。 - 特許庁 - When the unit is switched due to a failure that occurs in the in-use system, the right of control is transferred to the standby system, and the motion data processing section of the redundancy control circuit leads the robot to the safe attitude based on the motion data input in the local memory.
現用系で故障が発生してユニットが切り替わったとき、待機系にロボットの制御権が渡り、冗長化制御回路のモーションデータ処理部が、ローカルメモリに入力されたモーションデータに基づいてロボットを安全な姿勢に導く。 - 特許庁 - In the split-gate type flash memory element, a floating gate and a control gate are sequentially formed so as to be self-aligned by the sidewall of a mask pattern after forming the mask pattern on a semiconductor substrate before forming the floating gate and the control gate.
フローティングゲート及びコントロールゲートを形成する前に半導体基板上にマスクパターンを形成した後、マスクパターンの側壁によって自己整列されるようにフローティングゲート及びコントロールゲートを順次形成するスプリットゲート型のフラッシュメモリ素子。 - 特許庁 - A control section 220 of the information processor 200 at any time acquires the present time, forms a control signal to instruct the corresponding timer operation and delivers the signal to the audio device 100 when the present time coincides with the timer time stored in the memory section 250.
情報処理装置２００の制御部２２０は随時現在時刻を取得し、記憶部２５０に記憶されたタイマ時刻と一致した場合に、対応するタイマ動作を指示する制御信号を生成し、オーディオ装置１００に送出する。 - 特許庁 - A control section receives a time information signal from a time processing section (S6), reads sponsor information recorded to part of the memory (S7) and data output control generates a CM broadcast confirmation note (S8) and an output section outputs it externally (S9).
制御部は時刻処理部からの時刻情報信号を取り込み（Ｓ６）、メモリー部に記録されたスポンサ情報を読み込んで（Ｓ７）、データ出力制御によりＣＭ放送確認書を作成（Ｓ８）して出力部から外部へ出力する（Ｓ９）。 - 特許庁 - A switch for controlling the connection of a pair of bit lines and an input/output control circuit is provided at also an input/output control circuit CKT33 connected to only one group of pair of bit lines provided between a Y decoder YD and a memory array MA3.
ＹデコーダＹＤとメモリアレイＭＡ３間に設けられた一組のビット線対のみに接続されている入出力制御回路ＣＫＴ３３にも、前記ビット線対と前記入出力制御回路との接続を制御するためのスイッチを設ける。 - 特許庁 - After a state of a terminal is changed to an optimum state by a control signal, the delay synchronism loop circuit is enabled, also, a state of a terminal is changed to an optimum state by a control signal while the memory device performs auto-refresh operation periodically.
制御信号により端子の状態が最適状態に変更された後で遅延同期ループ回路がイネーブルされ、また、メモリ装置がオートリフレッシュ動作を周期的に行う間に制御信号により端子の状態が最適状態に変更される。 - 特許庁 - The camera interface part sets the setting contents and the control contents from the camera control part in the camera device, stores the image data fetched from the camera device and performs buffering for writing the image data in a memory 4 by the DMA transfer with timing other than thinning timing.
カメラインターフェイス部は、カメラ制御部からの設定内容および制御内容をカメラデバイスに設定し、またカメラデバイスから取り込んだ画像データを保存し、間引きタイミング外のタイミングでDMA転送でメモリ４に書き込むためのバッファリングを行う。 - 特許庁 - Further, relating to the round continuation drawing, since special control is not required and the execution of a stored game specification program is just temporarily interrupted, limited resources (memory or the like) for the control of an original game are effectively utilized.
さらに、このラウンド継続抽選に関して、特別な制御は不要であり、記憶されている遊技仕様プログラムの実行を一時的に中断するのみであるため、本来の遊技の制御のための限られた資源（メモリ等）を有効に利用することができる。 - 特許庁 - The cell transistor evaluation section 51 has a cell transistor resistance determination circuit 51A to measure the resistances of the cell transistors Tr constituting the memory cells MC, and a cell transistor resistance determination control circuit 51B to control the cell transistor resistance determination circuit 51A.
セルトランジスタ評価部５１は、メモリセルＭＣを構成するセルトランジスタＴｒの抵抗値を測定するセルトランジスタ抵抗判定回路５１Ａと、セルトランジスタ抵抗判定回路５１Ａを制御するセルトランジスタ抵抗判定制御回路５１Ｂとを備えている。 - 特許庁 - A check means 15 checks the soundness of the elevator control software renewed and stored in the memory 14, when it is transmitted normally, an arithmetic operation means 16 operates and controls the elevator based on the corrected and changed elevator control software.
チェック手段１５は、メモリ１４に更新記憶されたエレベータ制御用のソフトウエアの健全性をチェックし、正常に受信されているときは、演算手段１６はその修正変更されたエレベータ制御用のソフトウエアに基づきエレベータを運行制御する。 - 特許庁 - At the same time, the vehicle data recorder 200 performs a diagnostic communication with the initialized on-vehicle electronic control device 111A via a diagnostic communication bus 105 and stores the control information and specific information by the diagnostic communication in a ring buffer memory 201.
同時に車両データレコーダ２００は、初期設定された車載電子制御装置１１１Ａと診断通信バス１０５を介して診断通信を行っており、制御情報と診断通信による固有情報とをリングバッファメモリ２０１に記憶する。 - 特許庁 - In this engine remote start system, a control circuit of a receiver mounted on a vehicle performs engine control only when each code expressed by signals received from a portable transmitter agrees with each code stored in a memory (steps 106 to 112).
このエンジン遠隔始動システムにおいて、車載受信機の制御回路は、携帯送信機から受信した信号が表す各コードがメモリに記憶されているものとそれぞれ一致した場合にのみエンジンの制御を実行する（ステップ１０６〜１１２）。 - 特許庁 - A control circuit 50 supplies image data specifying black gradation to a data line drive circuit 24, reads the initial value of a reference voltage Vref from a memory 70, and supplies a control signal indicating the initial value to a reference voltage generating circuit 60.
制御回路５０は、黒階調を指定する画像データをデータ線駆動回路２４に与えるとともに、メモリ７０からリファレンス電圧Ｖrefの初期値を読み出して当該初期値を示す制御信号をリファレンス電圧発生回路６０に供給する。 - 特許庁 - A memory control part 23 performs control so that when a packet header detection part 21 detects the packet header of one packet without any error, the payload of the packet separated by a payload separation part 22 is stored in buffer memories 24, 25, and 26.
あるパケットについてパケットヘッダ検出部２１がパケットヘッダを誤りなく検出できた場合には、ペイロード分離部２２により分離された当該パケットのペイロードがバッファメモリ２４，２５，２６に格納されるように、メモリ制御部２３が制御する。 - 特許庁 - A modulation/demodulation part 5 executes a training sequence by a connection mode instructed by a control part 6 and stores information about the transmission rate obtained by the connection mode in a memory 8 via the control part 6 by associating the information with the connection mode.
変復調部５は、制御部６により指示された接続モードによりトレーニングシーケンスを実施し、その接続モードにより得られた伝送速度の情報を当該接続モードと対応付けて制御部６を経由してメモリ８に記憶させる。 - 特許庁 - This game system is provided with a memory device storing sound data, a game control device reading and outputting the sound data corresponding to the prescribed scene in the game, and a sound reproducing device reproducing the sound data outputted from the game control device.
音声データを記憶する記憶装置と、ゲーム中の所定の場面に対応した音声データを読み取り、出力するゲーム制御装置と、前記ゲーム制御装置から出力された音声データを再生する音声再生装置と、をゲームシステムが備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
