「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 168 169 170 171 172 173 174 175 176 .... 274 275 次へ＞- In a semiconductor memory device in which write-in and read- out of data are performed for a memory array in accordance with address information, the device is provided with an address converting circuit 23 generating new address information by performing some change for one part or all of the address information in accordance with a control signal for test.
アドレス情報に応じてメモリアレイに対してデータの書き込み及び読み出しが行われる半導体集積回路において、テスト用制御信号に応じて、アドレス情報の一部又は全てに一定の変更を施して新たなアドレス情報を生成するアドレス変換回路２３を設ける。 - 特許庁 - The clock generator circuit 200 includes a clock pattern memory 210 which records clock patterns for supplying different clock signals by periodical reading and a pointer control section 220 which controls the periodical reading of the clock patterns by successively designating addresses of the clock pattern memory 210.
クロック生成回路２００は、周期的に読み出されることにより複数の異なるクロック信号を与えるクロックパターンを記録したクロックパターンメモリ２１０と、クロックパターンメモリ２１０のアドレスを順に指定して周期的なクロックパターンの読み出しを制御するポインタ制御部２２０と、を備える。 - 特許庁 - To control drive capacity of a voltage supply circuit for precharge voltage, responding to an operating state of a semiconductor memory, while securing response speed to variation of output voltage and stability for oscillation without increasing power consumption in a standby state of the semiconductor memory.
半導体メモリのスタンバイ状態での消費電力を増大させることなく、出力電圧の変動に対する応答速度および発振に対する安定性を確保したうえで、半導体メモリの動作状態に応じてプリチャージ電圧用の電圧供給回路の駆動能力を制御する。 - 特許庁 - The display device which operates based on data written in the nonvolatile memory 24 includes: an irreversible fuse 26 in which a fusing section is visibly formed; and a control section 25 for fusing the irreversible fuse 26 when writing data into the nonvolatile memory 24.
不揮発性メモリ２４に書き込まれているデータに基づいて動作する表示装置において、溶断部が視認可能に構成された不可逆性ヒューズ２６と、前記不揮発性メモリ２４にデータを書き込む際に、前記不可逆性ヒューズ２６を溶断させる制御部２５とを備える。 - 特許庁 - When the data are written in the non-volatile memory 2, the control part 11 specifies data to be written in the same block from the data written in the data region on the basis of the ID registered in the ID region, and collectively writes the specified data in the non-volatile memory 2.
不揮発性メモリ２にデータを書き込むとき、制御部１１は、ＩＤ領域に登録されたＩＤに基づいて、データ領域に書き込まれたデータから同一のブロックに書き込まれるデータを特定し、このとき特定されたデータを不揮発性メモリ２に一括して書き込む。 - 特許庁 - When the recording/reading part 150 is allowed to perform access to the external memory 12 according to the second instruction by the control part 210, an effect that the external memory 12 is not mounted on the recording/reading part 150 is noticed to a personal computer 300 as a response to the first instruction.
記録・読取部１５０が第２の指示に従って外部メモリ１２にアクセスすることを制御部２１０が許容しているとき、第１の指示に対する応答としてパーソナルコンピュータ３００に対して外部メモリ１２が記録・読取部１５０に装着されていない旨を通知する。 - 特許庁 - The image compositing section 101 performs image compositing processing of the image frame and the subtitle frame, while referring to the shared memory 102 and a time counter 106, in accordance with the instruction stored in a display composition instructing memory 156 and outputted from a control unit 103, and then displays a composited image on a display part 107.
画像合成部１０１は、表示合成指示用メモリ１５６に格納された制御部１０３からの指示に従い、共有メモリ１０２、タイマカウンタ１０６を参照して映像フレームと字幕フレームとの画像合成処理を行い、表示部１０７に表示する。 - 特許庁 - A writing control circuit WRC verifies every memory cell as to whether a predetermined verification level is satisfied or not, then stores in latch circuits LATA, LATB the number of writing times after verify, for the memory cell to which write is performed by a voltage level higher than a predetermined verification level.
書き込み制御回路ＷＲＣは、メモリセル毎に、所定のベリファイレベルにあるかどうかを調べるベリファイを行い、所定のベリファイレベルよりも大きい電圧レベルに書き込むメモリセルに対しては、ベリファイ後に行う書き込み回数をラッチ回路ＬＡＴＡ，ＬＡＴＢに記憶する。 - 特許庁 - A control part 21 of the sensor unit 20 (20A-20D) causes a memory 25 to store a sensor signal of acceleration obtained from an acceleration sensor 22 and transmits data of the sensor signal stored in the memory 25 as a radio signal from a radio communication part 23 in response to a data request from the management computer 40.
センサユニット２０（２０Ａ〜２０Ｄ）の制御部２１は、加速度センサ２２から得られた加速度のセンサ信号をメモリ２５に記憶させ、管理コンピュータ４０からのデータ要求に応じてメモリ２５に記憶させたセンサ信号のデータを無線通信部２３から無線信号として送信させる。 - 特許庁 - When the user selects or assigns a time memorandum function from a menu screen, the display control means 1a starts up a timer 11 after the time memorandum registering part 1b registers the time of a time piece part 9 as the time memorandum in a memory 10, with the operation input by the user, when no time memorandum exists in the memory 10.
ユーザがメニュー画面から時間メモ機能を選択又は指定すると、表示制御手段１ａは、メモリ１０上に時間メモが無い場合にはユーザの操作入力により時間メモ登録部１ｂが時計部９の時刻を時間メモとしてメモリ１０に登録し、タイマ１１を起動する。 - 特許庁 - When the train advances from a control region of the controller 100, the CPU 110 moves the train numbers in the first memory region 121 into a second memory region 122 to transmit the train number and current departure information to a display device 500 and a controller 200, respectively.
列車が制御装置１００の制御領域から進出するとき、ＣＰＵ１１０は、第１メモリ領域１２１内の列車番号を第２メモリ領域１２２に移動させ、当該列車番号を表示装置５００に、現発情報を制御装置２００に、夫々送信する。 - 特許庁 - The programmable controller is constituted so that the plural programs and pieces of data for sequence control are stored inside a memory module provided independently of a CPU module, the pieces of data in the memory module are transmitted to the CPU module based on a request from the CPU module and the CPU module is made to rewrite a program.
ＣＰＵモジュールとは独立に設けたメモリモジュールの内部に、複数のシーケンス制御用プログラムやデータを保存し、該ＣＰＵモジュールからの要求に基づき該メモリモジュール内のデータを該ＣＰＵモジュールに送り該ＣＰＵモジュールにプログラム書替えを行わせる構成とする。 - 特許庁 - Data in relation to a switched outer connection terminal unit or a memory medium processing unit, and data in relation to the outer connection terminal unit or the memory medium processing unit of the video image signal switching circuit 12, in which a video image signal is entered, are generated to a mark display control unit 10b.
また、切換えた外部接続端子部又は記憶媒体処理部に関するデータや映像信号切換回路１２に映像信号が入力されている外部接続端子部又は記憶媒体処理部に関するデータをマーク表示制御部１０ｂに出力する。 - 特許庁 - A control circuit (5) determines a memory area in which rewritten data are to be written while referring to the empty information flag in the erasure table (20), reflects correspondence between the physical address and the logical address of the memory area in which the data are written to the address conversion table (21) and updates the empty information flag in the erasure table (20).
制御回路（５）は、消去テーブルの空き情報フラグを参照して書き換えデータを書き込むメモリ領域を決定し、データを書き込んだメモリ領域の物理アドレスと論理アドレスとを対応をアドレス変換テーブルに反映し、消去テーブルの空き情報フラグを更新する。 - 特許庁 - This circuit comprises a sequential access memory circuit configured to sequentially store or output image data for display received through data pins and a timing control circuit configured to provide address information to the access memory circuit in sequence through the data pins.
この回路は、データピンを介して受信されたディスプレイのためのイメージデータを順次に記憶または出力するように構成された順次アクセスメモリ回路、及びデータピンを介して順次アクセスメモリ回路にアドレス情報を提供するように構成されたタイミング制御回路で構成されている。 - 特許庁 - To solve a problem that, in access control from a plurality of bus masters to a shared memory, in a conventional bus arbiter method, a memory access data transfer rate of a certain bus master changes by being dependent on an access pattern of the other bus master, and a minimum data transfer rate cannot be completely guaranteed.
複数のバスマスタから共有メモリへのアクセス制御において、従来のバスアービタ手法では、あるバスマスタのメモリアクセスのデータ転送レートが他のバスマスタのアクセスパターンに依存して変化してしまうため、最低限のデータ転送レートを完全に保証することができない。 - 特許庁 - When an authentication USB memory 21 for executing an authentication function is inserted into a USB host I/F 7 and a command USB memory 22 for executing a command function is inserted into a USB host I/F 8, a control part 11 executes a combination of the authentication function and the command function.
認証機能を実行するための認証用ＵＳＢメモリ２１がＵＳＢホストＩ／Ｆ７に挿入され、コマンド機能を実行するためのコマンド用ＵＳＢメモリ２２がＵＳＢホストＩ／Ｆ８に挿入されたときに、制御部１１は、認証機能およびコマンド機能を組み合わせた機能を実行する。 - 特許庁 - A video signal processor 10 comprising a video input circuit unit 11, a frame memory unit 12, a CPU 13, a memory control unit 14 and a composition unit 15 as a basic configuration is made into a module, and modules as many as inputs of video signals are cascade connected to obtain a multiple-screen display device.
ビデオ入力回路部１１、フレームメモリ部１２、ＣＰＵ１３、メモリ制御部１４および合成部１５を基本構成とする映像信号処理装置１０をモジュール化し、このモジュールを映像信号の入力数に対応した数だけカスケード接続してマルチ画面の表示装置を実現する。 - 特許庁 - The memory is also provided with a switch control circuit 10 turning off the boosting power source switch SWi corresponding to the other blocks excluding a voltage detecting circuit 9 detecting decline of a voltage level of the power source line 8 and a block in which the memory cell array 1 is selected by an output of this voltage detecting circuit 9.
電源線８の電圧レベル低下を検知する電圧検出回路９と、この電圧検出回路９の出力によりメモリセルアレイ１の選択されているブロックを除き、他のブロックに対応する昇圧電源スイッチＳＷｉをオフにするスイッチ制御回路１０が設けられている。 - 特許庁 - When file information read out from a medium or the like in which contents are recorded is read out to a memory, capacity of file information can be allotted to each file information by performing address control of each file information in the memory, and an address being not used among each file information is not generated.
コンテンツが記録されている媒体等から読み出したファイル情報をメモリに読み出す際、メモリ内の各ファイル情報のアドレス管理を行うことで、各ファイル情報にファイル情報分だけの容量を割り当てることができ、各ファイル情報間に使用されないアドレスを発生させない。 - 特許庁 - Then a control part 305 controls a data selector and an I/F part 302 based upon the speed of writing to the memory media 202 so that the voice data from the respective lines are read out of the buffers 302 in order and recorded to areas of the memory media 202 corresponding to the respective lines.
そして、メモリメディア２０２への書き込み速度に基づいて、制御部３０５がバッファ３０２から各回線からの音声データを順番に読み出し、メモリメディア２０２の各回線に対応する領域に記録するようにデータセレクタ３０３及びＩ／Ｆ部３０４を制御する。 - 特許庁 - A main control section 1 of a digital composite device 20 performs controlling such that in the case where a predetermined memory medium is connected thereto when print data is received, the received print data is converted to image data in a predetermined file format, and then the image data is transferred to the memory medium to be stored.
ディジタル複合装置２０の主制御部１は、プリントデータを受信したときに所定の記憶媒体が接続されているとき、受信したプリントデータを所定のファイル形式の画像データに変換した後、上記記憶媒体に転送して記憶するように制御する。 - 特許庁 - The system further includes a control means to change the decoder device to be used, the memory and a video data output destination and, when the fault detection means detects a fault, the memory or the decoder device is changed over by the changeover means to continuously output video and sound.
さらに、使用するデコーダ装置、前記記憶装置、映像データ出力先を変更する制御手段を備え、障害検出手段が障害を検出すると、前記切り換え手段により前記記憶装置又は前記デコーダ装置を切り換えて、連続して映像音声を出力し続ける。 - 特許庁 - A dummy column circuit 30 is provided, wherein the number of dummy memory cells DMC selected at a time by a dummy wordline DWL driven simultaneously with a wordline WL to a memory cell MC to be read out, can be adjusted by a control signal CON given from outside.
読み出し対象のメモリセルＭＣに対するワード線ＷＬと同時に駆動されるダミーワード線ＤＷＬで同時に選択されるダミーメモリセルＤＭＣの数を、外部化から与えられる制御信号ＣＯＮで調整できるようにしたダミーカラム回路３０を設ける。 - 特許庁 - A distinguishing code 4 specifying a card is displayed on a back surface of a card 3 which can be recognized even with a memory card 1 inserted, the distinguishing code 4 is electrically maintained in the memory card 1, and the distinguishing code 4 can be read from the control unit via an interface terminal 2.
メモリカード１を挿入した状態でも視認できるカード背面３にカードを特定できる識別コード４を表示するとともに、識別コード４をメモリカード１内に電気的に保持し、インタフェース端子２を通じて制御装置から識別コード４を読み出し可能にする。 - 特許庁 - When a memory 10b stores the receiving direction, a control part 10 causes a receiving direction changeover part 24 to instruct to successively change-over the receiving direction with the stored receiving direction as an initial stage value to thereby update the receiving direction in the memory 10b with the use of the determined receiving direction.
制御部１０は、メモリ１０ｂに受信方向が記憶されている場合に、受信方向切換部２４に対して、記憶されている受信方向を初期値として受信方向の順次切換えの指示を行なわせ、決定された受信方向でメモリ１０ｂ内の受信方向を更新する。 - 特許庁 - Interface circuits 131a and 132a for direct input and an interface circuit 134a for direct output are connected to the data bus 118 of a microprocessor 111 having a non-volatile memory 112 in which a control program or the like is stored and an RAM memory 113 for arithmetic processing.
制御プログラム等が格納された不揮発メモリ１１２と演算処理用ＲＡＭメモリ１１３を有するマイクロプロセッサ１１１のデ−タバス１１８には、直接入力用インタフェ−ス回路１３１ａ、１３２ａ、直接出力用インタフェ−ス回路１３４ａが接続される。 - 特許庁 - Further, when the mobile phone 10 detects the recovered state of the wireless channel from the deteriorated state, the wireless control section 18 of the mobile phone 10 allows the transmission memory 14 to transmit the voice data stored in the backup memory 15 to the image processing apparatus.
更に、携帯電話機１０が、無線回線状態が劣化状態から回復したことを検知すると、携帯電話機１０の無線制御部１８は、バックアップメモリ１５に記憶させた音声データを送信メモリ１４に送信させ、音声データを情報処理装置に送信させる。 - 特許庁 - A main body side system control section reads the YC data from the memory, a signal processing section resizes the YC data to produce thumbnail pictures, applies JPEG compression to the thumbnail pictures and main pictures not resized, and writes the result to a memory card as one image file together with Tag information.
本体側システム制御部は、メモリからＹＣデータを読み出し、信号処理部によりリサイズすることによりサムネイル画像を生成し、このサムネイル画像とリサイズしていない主画像とをＪＰＥＧ圧縮し、Ｔａｇ情報と一緒に１個の画像ファイルとしてメモリカードに書き込む。 - 特許庁 - A memory device 21 is linked with the microcomputer 16 and required correction data or the like are read from the memory device 21 on the basis of the data or the like supplied from a photometry circuit 20 and fed to the white balance correction circuit 15, which generates a control signal or the like.
またマイクロコンピュータ１６に連携してメモリ装置２１が設けられ、測光回路２０から供給される各データ等に基づいてメモリ装置２１から必要な補正データ等が読み出されてホワイトバランス補正回路１５に供給される制御信号等が形成される。 - 特許庁 - When a text file of a prescribed file name exists in the memory card MC, the control part 20 reads out the text file from the memory card MC and acquires character string data included in the file and an image generation part 20a generates image data of an image including a character string expressed by the character string data.
制御部２０は、メモリカードＭＣ内に所定のファイル名のテキストファイルが存在する場合に、このテキストファイルをメモリカードＭＣから読み出して、ファイルに含まれる文字列データを取得し、画像生成部２０ａで、この文字列データが表す文字列を含んだ画像の画像データを生成する。 - 特許庁 - The communication controller is equipped with a nonvolatile memory which stores a program and a work RAM and controls the transfer of signals between the controller and driving device, and a control network according to the system program read out of the nonvolatile memory to the work RAM in normal operation.
通信制御装置は、プログラムを格納する不揮発性メモリと、作業用ＲＡＭを具備し、通常動作時には不揮発性メモリから作業用ＲＡＭに読み出されたシステムプログラムに従って、制御装置および駆動装置と制御用ネットワークとの間の信号の授受を制御する。 - 特許庁 - If the power source button 406 is depressed when it is detected that the memory card 6 is attached to the remote control device 4, the data read from the memory card 6 are transmitted in addition to a power source signal from the transmitting unit 405 to the television apparatus, and the television apparatus stores the data into a hard disk device 313.
リモコン装置４においてメモリカード６の装着が検知されている場合に電源ボタン４０６が押下されたとき、電源信号に加えてメモリカード６から読取ったデータを信号送信部４０５からテレビ装置に送信して、テレビ装置ではそのデータをハードディスク装置３１３に記録する。 - 特許庁 - This programmable controller has instruction registers 12 to 14 and a microcode processing function, an application data storage memory (DM) 2 is made to have a stack region, and for address control over the memory (DM), a multiplexer 21 selects a stack pointer (SP) 20 and an address pointer (DP) 22 for accessing the stack region.
インストラクションレジスタ１２〜１４とマイクロコード処理機能を有し、アプリケーションデータ格納用メモリ（ＤＭ）２にスタック領域を持たせ、メモリ（ＤＭ）に対するアドレス制御は、そのスタック領域をアクセスするためのスタックポインタ（ＳＰ）２０とアドレスポインタ（ＤＰ）２２をマルチプレクサ２１で選択する。 - 特許庁 - On the other hand, in the case that the CPU 18 detects the PAUSE control, the CPU reads data from the DRAM 19 irrespective of the amount of data stored in the DRAM 19, and temporarily stores the data into the FLASH memory 21, then reads the data stored in the FLASH memory 21, and records the data into the disk 9.
他方、ＣＰＵ１８は、ＰＡＵＳＥ制御を検出した場合、ＤＲＡＭ１９に記憶されたデータ量に関わらずＤＲＡＭ１９からデータを読み込み、ＦＬＡＳＨメモリ２１にデータを一時記憶した後、ＦＬＡＳＨメモリ２１に記憶されたデータを読み込み、ディスク９に記録する。 - 特許庁 - An MPEG video control section 5 decides a frame memory number to store decoded pictures and a frame memory number used for decoding based on a video synchronizing signal 18 from a video synchronizing signal generating section 4 and a picture type signal 20 from a variable length code decoder VLD for each stream.
ＭＥＰＧビデオ制御部５は、ビデオ同期信号発生部４からのビデオ同期信号１８と、可変長符号復号器ＶＬＤからのピクチャタイプ信号２０とにより、ストリームごとに、復号したピクチャを格納すべきフレームメモリ番号と復号に使用するフレームメモリ番号とを決定する。 - 特許庁 - According to a predetermined address sequence, a first data transfer control part 109 calculates an address for reading or writing on an external memory 200, and controls data transfer between the external memory 200, the first temporary data storage part 107 and the second temporary data storage part 108.
第１のデータ転送制御部１０９は、外部メモリ２００に対する読み出し又は書き込みを行うアドレスを所定のアドレスシーケンスに従って算出し、外部メモリ２００と第１のデータ一時記憶部１０７及び第２のデータ一時記憶部１０８との間のデータ転送を制御する。 - 特許庁 - The DMA data transfer device comprises a memory 13 or 30; a communication controller 15; a DMA controller 12 including a plurality of DMA engines 120 each performing data transfer by DMA from the memory 13 or 30 to the communication controller 15; and a DMA control part 11.
ＤＭＡデータ転送装置は、メモリ１３又は３０と、通信コントローラ１５と、各々がメモリ１３又は３０から通信コントローラ１５へのＤＭＡによるデータ転送を行う複数のＤＭＡエンジン１２０を備えるＤＭＡコントローラ１２と、ＤＭＡ制御部１１とを備える。 - 特許庁 - After that, an image processing part 19 rejects the noise estimated to be included in image data by subtracting a value by multiplying the acquired dark noise image by a prescribed coefficient from the RAW data and a memory card control part 15 records an image after the noise rejection in a memory card 21.
その後、画像処理部１９が、ＲＡＷデータから、取得した暗黒ノイズ画像に所定係数を乗算したものを減算することにより、画像データに含まれると推定されるノイズを除去し、メモリカード制御部１５がノイズ除去後の画像をメモリカード２１に記録する。 - 特許庁 - This storage medium issuing device is provided with a currency identification means capable of identifying types of the currencies inputted from an input part, a memory medium read-out and write-in means writing data into the storage medium, an issuing means issuing the memory medium, and a control means controlling the operations.
投入部から投入された貨幣の金種を識別可能な貨幣識別手段と、記憶媒体へのデータ書き込みを行う記憶媒体読み取り書き込み手段と、記憶媒体を発行する発行手段と、これらの動作を制御する制御手段とを備える。 - 特許庁 - Then, when preserving received mail or already transmitted mail or the mail during transmission standby in a mail preservation memory 6a, by a protection setting control function 52, the header information item of the mail of the preservation object is compared with the protection conditions registered in the protection condition registration memory 6b.
そして、受信メール或いは送信済み又は送信待機中のメールをメール保存メモリ６ａに保存する際に、保護設定制御機能５２により、この保存対象のメールのヘッダ情報項目を上記保護条件登録メモリ６ｂに登録された保護条件と比較する。 - 特許庁 - An RSSi detector 32 configuring the AGC circuit in the wireless section 9 applies its detection output to a control section 33, which detects a time length of a burst error, and the size of the matrix set to a memory 3 of a transmission system T and to the memory 12 of the reception system R is determined depending on the time length.
無線部９でＡＧＣ回路を構成するＲＳＳｉ検波器３２の検波出力は制御部３３に供給されてバースト誤りの時間長を検出され、この時間長に応じて送信系Ｔのメモリ３や受信系Ｒのメモリ１２に設定される行列のサイズを決める。 - 特許庁 - An MPU 10 of this sound processor in response to an instruction of sound adjustment uses a memory control circuit 40 to allow a memory 38 to capture output soun data of a sound decoder 36, throws a switch 42 to a position of a B contact, and allows an OSD circuit 28 to output a sound signal on a voice adjustment menu.
音声調整の指示に応じて、ＭＰＵ１０はメモリ制御回路４０により音声デコーダ３６の出力音声データをメモリ３８に取り込ませ、スイッチ４２をＢ接点側に切り替え、ＯＳＤ回路２８に音声調整画面の映像信号を出力させる。 - 特許庁 - Then, the control apparatus performs a writing request specifying a suitable address in the case of storing encoded data encoded by the encoding circuit 18 in the memory to store the encoded data in a memory area in which encoding completed image data are stored in the order of prescribed block units.
そして、この制御装置は、符号化回路１８で符号化した後の符号化データをメモリに格納する際に、適切なアドレスを指定した書き込み要求を行うことにより、符号化を完了した画像データが格納されたメモリ領域に、符号化データを所定のブロック単位順に格納する。 - 特許庁 - The control computer is provided with an input means 81 of the data outputted from the fixed stations, a memory means 82 of the positions of the fixed stations, and a means 83 calculating the positions of the mobile stations.
管理コンピュータは、固定局から出力されるデータの入力手段８１と、固定局の位置の記憶手段８２と、移動局の位置を演算する手段８３を備えている。 - 特許庁 - An accident information acquisition device 1 is loaded on a vehicle, and provided with a control part 2; an accident detection part 3; a photographing part 4; a display part 5; a communication part 6; and a removable memory 7.
事故情報取得装置１は、車両に搭載されており、制御部２と、事故検出部３と、撮影部４と、表示部５と、通信部６と、リムーバブルメモリ７とを備えている。 - 特許庁 - Unless a mode is shifted to an RB mode three times during a BB mode, a control part 30a writes the times of the RB mode which is not shifted in the BB privilege storage memory 51.
ＢＢモード中にＲＢモードに３回移行されなかった場合、制御部３０ａは移行されなかったＲＢモードの回数をＢＢ用特典貯留メモリ５１に書き込む。 - 特許庁 - Thus, it is possible to transfer many types of frames by transferring a plurality of types of frame data to a main storage memory 10 of a CPU 12 by one DMA control circuit 22.
これにより、１つのＤＭＡ制御回路２２により複数種類のフレームデータをＣＰＵ１２の主記憶メモリ１０へ転送することができるため、多くの種類のフレームを転送できる。 - 特許庁 - To provide a system for preventing the generation of the delay of processing even when it takes a long time to prepare for the acceptance of a buffer memory installed in the control module of a storage device.
本発明は、記憶装置のコントロールモジュールが備えるバッファメモリの受け入れ準備に時間がかかる場合であっても処理の遅延を引き起こすことのないシステムの提供を目的とする。 - 特許庁 - According to the network communication device, a control memory 14 stores file information on received or sent image data including record information of communication with a sendee, file formats, and compression formats.
制御用メモリ１４に、相手先との通信の履歴情報、並びにファイルフォーマット及び圧縮形式を含む、受信又は送信した画像データのファイル情報を記憶させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
