「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 171 172 173 174 175 176 177 178 179 .... 274 275 次へ＞- To provide a correction throughput control circuit capable of reducing the scale of a memory storing data before correction and data after correction and preventing the occurrence of overflow.
訂正前データと訂正後データを記憶するメモリの規模を小さくでき、オーバーフローの発生を未然に防止することができる訂正処理能力制御回路を提供することにある。 - 特許庁 - To reduce mirroring processing in data writing to a cache memory to enable a high-speed operation in a storage control device for controlling a physical disk group according to a host access by a pair of controllers.
一対のコントローラにより、ホストアクセスに応じて物理デイスク群を制御するストレージ制御装置において、キャッシュメモリへのデータライト時のミラーリング処理を軽減し、高速動作を可能とする。 - 特許庁 - The third control part processes the information concerning the bicycle by accessing to the second memory part at the time when the voltage detected by the voltage detection part 60 is higher than specified voltage.
第３制御部は、電圧検出部６０により検出された電圧が所定電圧以上のとき第２記憶部にアクセスして自転車に関する情報を処理するものである。 - 特許庁 - Thus, the control circuit or element 4 is ON-operated, a destruction circuit 2 and a capacitor 3 for destruction are connected and the memory data of a semiconductor integrated circuit 1 are destroyed by the destruction circuit 2.
これにより、制御回路乃至素子４がオン動作し、破壊回路２と破壊用キャパシタ３が接続され、破壊回路２によって半導体集積回路１のメモリデータが破壊される。 - 特許庁 - To correspond to the format of a current vision signal and to a memory format of a recording media and to form an interacting type control response in a general vision reproducing media.
現有のビジョンシグナルのフォーマットとレコーディングメディアの記憶フォーマットに該当できると共に、一般のビジョン再生メディアにおいてインターアクトタイプのコントロール反応を生成できるようにする。 - 特許庁 - A microcomputer 3 of an external device D reads the data of an ID number and the address of a main server MS stored in a memory 1 and transmits them to a cellular phone HP together with a control command.
外部デバイスＤのマイコン３はメモリ１に格納されているＩＤ番号のデータ及びメインサーバＭＳのアドレスを読み出し、制御コマンドとともに携帯電話機ＨＰに送信する。 - 特許庁 - To provide an image forming apparatus can switch correction processing control for a half tone value according to circumstances of hardware resource in a page memory part, and an image processing method therefor.
ページメモリ部におけるハードウェアリソースの状況に応じて、中間階調値の補正処理制御を切り替えることができる画像形成装置およびその画像処理方法を提供する。 - 特許庁 - In this case, the memory control & selector 103 selects an image block for next compression at the time of the completion of processing at each compression/decompression circuit, based on processing load of each image block.
この際に、メモリ管理＆セレクタ１０３は、各圧縮伸張回路の処理完了時において、各画像ブロックの処理負荷に基づいて次の圧縮対象の画像ブロックを選択する。 - 特許庁 - Under the management of an OS, the task ID of the task to be processed by the microcomputer is monitored, and when the task ID is changed, control is performed so that the changed task ID is stored in the trace memory.
また、ＯＳの管理の下でマイクロコンピュータが処理するタスクのタスクＩＤを監視し、タスクＩＤが変化したとき、変化したタスクＩＤをトレースメモリに格納するように制御する。 - 特許庁 - An insulating film 51 is prepared on the upper parts of the control gate electrode CG and the memory gate electrode MG, which is formed by oxidizing a silicide film 15 and the silicide film 15's surface.
コントロールゲート電極ＣＧおよびメモリゲート電極ＭＧの上部には、シリサイド膜１５およびシリサイド膜１５の表面の酸化によって形成された絶縁膜５１が設けられている。 - 特許庁 - A main control part 1 can exchange data with an external device such as a host computer, a handy terminal or a memory card 6 through a modem 3, an optical communication unit 4 and a card connector 5 or the like.
主制御部１は、モデム３，光通信ユニット４，カードコネクタ５等を介して、ホストコンピュータ，ハンディーターミナル，メモリカード６等の外部装置との間でデータを送受信可能になっている。 - 特許庁 - Then, the control section 10 acquires the map data of the periphery of the computed routes via the Internet using wire or wireless communications and stores them in a map buffer 18 of a memory section 15.
そして、制御部１０は、それら算出した経路周辺の地図データを、無線通信若しくは有線を通じて、インターネット経由で取得し、メモリ部１５の地図バッファ１８に記憶させる。 - 特許庁 - Programs and data are stored in the memory unit, various actions are presented while controlling a rotating angle, speed, acceleration and direction by the main control unit, an image is displayed, and music is reproduced.
プログラムとデータは、メモリユニットに保存され、メインコントロールユニットにより、回転角度、速度、加速度、方向を制御して、各種動作を呈現すると共に、イメージを表示し、音楽を再生する。 - 特許庁 - Next, when a power supply command is received, the R/W 1 outputs an electromagnetic wave from an antenna, which is designated to first operate by the antenna control information stored in the memory 27.
次に、Ｒ／Ｗ１は、電力供給コマンドを受信すると、メモリ２７に記憶されたアンテナ制御情報で最初に動作すると指定されたアンテナから電磁波を出力する。 - 特許庁 - A communication means for communicating printing cartridge control program data stored in the memory device ROM is provided between the printing cartridge and the printer body.
印刷カートリッジと印刷装置本体間には、印刷カートリッジに配置されている記憶装置に記憶されている印刷カートリッジ制御プログラムデータを送受信するための通信手段を備えている。 - 特許庁 - To provide a controller for game machine capable of connecting the game control board and memory board different in data bus width to each other with a simple configuration.
データバス幅が異なる遊技制御基板とメモリ基板とを簡易な構成で接続することができる遊技機用制御装置及び当該遊技機用制御装置を備えた遊技機を提供する。 - 特許庁 - To provide a communication unit and its data reception control processing method that can relieve a load on data reception processing and enhance memory utilizing efficiency, and to provide a storage medium.
データ受信処理の負荷を軽減することができ、メモリ使用効率を向上することができる通信装置およびそのデータ受信制御処理方法、並びに記憶媒体を提供する。 - 特許庁 - Further, the control processing part 7 stores a data storage memory 12 with setting data corresponding to the DC offset when the level of the carrier component included in the IF signal is less than a predetermined threshold.
また、制御処理部７は、ＩＦ信号に含まれる搬送波成分の大きさが所定の閾値以下であると、直流オフセットに対応する設定データをデータ格納メモリ１２に格納する。 - 特許庁 - The control circuit 24 compares identity of the transmitted comparison unit data with the unit data corresponding to the present pick data memorized in the memory circuit 23 and the unit data just before and after.
制御回路２４は、送られてきた比較単位データと、記憶回路２３に記憶している現在ピックデータに対応した単位データ、及びこの前後の単位データとの同一性の比較を行なう。 - 特許庁 - Signal monitoring circuits 105, 205 provided respectively in the master 101 and the slave 201 detect the fixed signal pattern transmitted to the memory control signal line group 302.
また、マスタ１０１及びスレーブ２０１がそれぞれ備える信号監視回路１０５及び２０５は、メモリ制御用信号線群３０２に送出された既定信号パターンを検出する。 - 特許庁 - The control part 13 stores the prepared image with electronic watermark in an image storage area 142 of the memory part 14 and discloses the image onto the Internet through a radio part 12 and an antenna 11.
制御部１３は作成した電子透かし入りの画像をメモリ部１４の画像記憶領域１４２に保持するとともに、無線部１２及びアンテナ１１を通してインタネット上に公開する。 - 特許庁 - When an extended memory 17 is used in accordance with increase of an amount of data, the serial communication is performed to an external debug device 19 at a high speed through the high speed communication control part 16.
データ量の増加に伴い増設メモリ１７を使用する場合には、高速通信制御部１６を経由して外部のデバッグ装置１９に高速レートでシリアル通信をする。 - 特許庁 - To provide visual telephone equipment and its control method, which reduces the memory capacity of response message image for automatic answering and simplify the hardware constitution to reduce the production cost.
留守番応答メッセージ画像のメモリ容量を削減し、ハードウエア構成を簡単にし、製造コストを低減することが可能なテレビ電話装置及びその制御方法を提供する。 - 特許庁 - The data of the edition data memory 14 are data transmitted through a remote control cable L to an MD recorder 3, and the change of title or track edition is executed by the MD recorder 3.
この編集データメモリ１４のデータはリモコンケーブルＬを介してＭＤレコーダ３にデータ伝送され、ＭＤレコーダ３によってタイトルまたはトラック編集の変更が実行される。 - 特許庁 - When the print data to which the control command is added is input, the CPU 101 stores the print data in an image memory 104 without carrying out image forming operation.
制御コマンドか付加された印刷用データが入力された場合、ＣＰＵ１０１は、画像形成動作を実行することなくその印刷用データを画像メモリ１０４に記憶する。 - 特許庁 - Then, the digital watermark embedding part 28 embeds the identification information such as the the self-telephone number into the image data as digital watermark information through an external memory control part 27.
すると、電子透かし埋め込み部２８は、外部メモリ制御部２７を介し当該画像データに対該自局電話番号等の識別情報を電子透かし情報として埋め込む。 - 特許庁 - A second upstream queue control unit 20 calculates a plurality of queue statuses corresponding to at least one threshold in time series on the basis of an upstream frame to be held by the upstream queue memory 18.
第２の上りキュー制御部２０は、上りキューメモリ１８に保持される上りフレームに基づいて、少なくとも１つの閾値に対応するキューステータスを時系列的に複数算出する。 - 特許庁 - When an abnormal state of the chain is determined by the chain abnormality detecting device, a memory part of the control device stores information on the abnormal state, and a flag becomes 1.
チェーン異常検出装置によりチェーンが異常状態であると判断されたときには、制御装置の記憶部は上記異常状態の情報を記憶し、フラグｆが１になる。 - 特許庁 - A control unit 107 increments a loop frequency stored in a loop frequency storage unit, memory 108 when detecting that the processor 11 loads the same data from the same address.
制御部１０７は、プロセッサ１１が同一のアドレスから同一のデータをロードしていることを検出すると、ループ回数記憶部１０８に記憶されたループ回数をインクリメントする。 - 特許庁 - A control part 20 of intercom secondary master units 2A, 2B and 2C reads information showing its own receiving capability and processing capability prestored in a memory and notifies an intercom master unit 1 of the read receiving capability and processing capability.
インターホン副親機２Ａ，２Ｂ，２Ｃの制御部２０は、予めメモリに格納されている自己の受信能力や処理能力を示す情報を読み出してインターホン親機１に通知する。 - 特許庁 - A control unit 4 is provided in its inside with a memory storing a sequence pattern obtained by combining a plurality of patterns consisting of a plurality of bits and a caller identification number (telephone number) so that they are correlated with each other.
制御部４内には、複数ビットからなるパターンを複数組み合わせたシーケンスパターンと、発信者識別番号（電話番号）とを対応させて記憶したメモリが設けられている。 - 特許庁 - Each of the circuits 5, 25 is provided with a phase information generating circuit 4, a memory circuit 6, a phase number generating circuit 7, a control circuit 8, a sampling circuit 10, a 1/M frequency division counter 11 and a frequency divider circuit 12.
これらの回路５、２５は、位相情報発生回路4、メモリ回路6、位相番号発生回路７、制御回路8、標本化回路10、Ｍ分周カウンタ11および分周回路12を備える。 - 特許庁 - A control part 170 creates a personal medium to be used only for storing secured personal use information by storing predetermined information in a memory card 141 attached into a slot.
制御部１７０はスロットに装着されたメモリ・カード１４１に対して所定の情報を記録することにより、保護すべき個人利用情報の記憶専用の個人専用媒体を作成する。 - 特許庁 - The control unit 5 reads out information about the intensity of an electric field measured by an electric field intensity measuring unit 16, through signals sent from the storage timing monitoring unit 17 and stores it in a memory unit 14.
制御部５は蓄積タイミング監視部１７からの信号により電界強度測定部１６によって測定された電界強度情報を読み出し、メモリ部１４に蓄積する。 - 特許庁 - A number 31 is an address control part which generates a physical address, a number 6 is a Vpp generation circuit which is a writing power source of the flash memories, a number 71 is a memory address bus and a number 72 is a data bus.
３１は物理アドレスを発生するアドレス制御部、６はフラッシュメモリの書き込み電源であるＶｐｐ発生回路、７１はメモリアドレスバスであり、７２はデータバスである。 - 特許庁 - By a system control part 13 of this disk reproducing device, disk auxiliary data in a TOC memory 15 are retrieved and displayed on a still picture display part 19 when they are in existence, and in the case of no existence, the reading is started from the disk 1.
システム制御部１３は、デイスク挿入時に、ＴＯＣメモリ１５内のディスク補助データを検索し、あれば、静止画表示部１９に表示し、なければディスク１から読んでくる。 - 特許庁 - When the player determines to shift to the SBB mode, a control section 30a reads an execution program for the SBB mode from the ROM area of a memory 31 and implements a shift to the SBB mode.
ＳＢＢモードに移行させることが決定されると、制御部３０ａはメモリ３１のＲＯＭ領域からＳＢＢモードの実行プログラムを読み出し、ＳＢＢモードに移行させる。 - 特許庁 - The control part disables a transmission part, reception part, sensor part and memory in a suspend period (51) which is intermittently generated in the first prescribed period and the second prescribed period.
制御部は、第１の所定期間の間および第２の所定期間の間で間欠的に発生する休止期間(51)において、送信部、受信部、センサ部およびメモリを不動作状態にする。 - 特許庁 - After registering the obtained disk title to a memory, the process control part decides the presence/absence of an input of an artist name, in accordance with the designation information inputted from the user (step S24).
処理制御部は、取得したディスクタイトルをメモリに登録した後、利用者から入力される指示情報に従って、アーティスト名の入力の有無を判別する（ステップＳ２４）。 - 特許庁 - After registering the obtained disk title to a memory, the process control part decides the presence/absence of an input of an artist name, in accordance with the designation information inputted from the user (step S14).
処理制御部は、取得したディスクタイトルをメモリに登録した後、利用者から入力される指示情報に従って、アーティスト名の入力の有無を判別する（ステップＳ１４）。 - 特許庁 - Further, the control part 12 processes for obtaining history data recorded in the memory part 15 such as the position information and image data of inside of the vehicle taken by an image signal obtainment processing device 19.
さらに記憶部15に記録していた位置情報などの履歴データ、および画像信号取得処理装置19から車室内を撮影した画像データを取得する処理を行う。 - 特許庁 - This setting information is read from the storage memory 106 by a control circuit 107, when performing the detection, and it is supplied to each detecting circuit, and is used for threshold setting.
これらの設定情報は、検出を行う際に制御回路１０７によって記憶回路１０６から読み出されて各検出回路に供給されて、しきい値の設定に用いられる。 - 特許庁 - A PC1 is provided with: a memory 10; a tuner part 11; a display part 12; a voice output part 13; an operation part 14; a storage part 15; a control part 16; and a communication part 17 communicating with the outside.
ＰＣ１は、メモリ１０と、チューナ部１１と、表示部１２と、音声出力部１３と、操作部１４と、記憶部１５と、制御部１６と、外部と通信部１７とを有する。 - 特許庁 - Simultaneously, the circuit 7a generates a horizontal scanning area designation signal mH and a horizontal magnification factor designation signal tH and gives them to a memory control circuit 4b together with the vertical magnification factor designation signal tV.
同時に水平走査領域指定信号ｍ_Ｈと水平拡大率指定信号ｔ_Ｈを形成し、垂直拡大率指定信号ｔ_Ｖとともにメモリ制御回路４ｂへ与える。 - 特許庁 - On the other hand, when performing scanner image processing outside of the system control unit, input image data is stored dot-sequentially in a memory because of the image data from a scanner image processing block.
一方、システム制御部の外部でスキャナ画像処理を行う場合、入力される画像データは、スキャナ画像処理ブロックからの画像データであるため、点順次でメモリに格納される。 - 特許庁 - The data stored in the buffer 3ca are write-transferred to a designated data storage area inside the data processing part 2 via the bus 1 by DMA by the memory control part 3c.
そして、メモリ制御部３ｃにより、バッファ３ｃａに格納されたデータが、バス１を介してデータ処理部２内の指定されたデータ記憶領域にＤＭＡによりライト転送される。 - 特許庁 - The selector 22 supplies image data stored in the buffer memory 21 indicated by the output select signal to a record control section 18 through DSPs 23 and 24 and the image data is recorded in a recording section 19.
セレクタ２２は、DSP２３と２４を介して、出力選択信号が表すバッファメモリ２１に記憶されている画像データを記録制御部１８に供給し、記録部１９に記録させる。 - 特許庁 - A control circuit 110A for the display driver 110 analyzes the digital data, generates a display data for displaying the information displayed by the digital data, and stores it in a memory 110D.
表示ドライバ部１１０の制御回路１１０Ａは、デジタルデータを解析し、デジタルデータが表す情報を表示するための表示データを生成してメモリ１１０Ｄに記憶させる。 - 特許庁 - When data to be read is being read from a processor, a cache memory control device 1 detects whether or not the data expected to be read subsequently is cached.
キャッシュメモリ制御装置１は、読み出し対象であるデータがプロセッサから読み出されている際に、引き続いて読み出されると予想されるデータがキャッシュされているか否かを検出する。 - 特許庁 - To make a memory control circuit correctly operate as a system even when substrate manufacturing conditions or component precision to be used for mounting is deteriorated by increasing durability to any data error to be generated when performing high speed burst access.
高速バーストアクセス時に発生するデータエラーに対する耐性を高め、基板製造条件や実装に用いる部品精度を落としてもシステムとして正しく動作するようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
