「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 173 174 175 176 177 178 179 180 181 .... 274 275 次へ＞- An address determining part determines whether or not an interleave address generated by an address converting part corresponds to a data storage part on an interleaver memory and sends the resultant determination to a write/read address control part.
アドレス判定部は、アドレス変換部で生成されたインタリーブアドレスについてインタリーバメモリ上のデータ格納部分に対応／否かを判定して書き込み／読み出しアドレス制御部に送る。 - 特許庁 - The control section 11 associates the generated voice data for each direction and the generated position data with the image data output from a photographing portion 18, and memorizes them in a video content memory storage area 123.
制御部１１は、生成した方向別音声データと位置データとを、撮影部１８から出力された映像データに対応付けて映像コンテンツ記憶領域１２３に記憶する。 - 特許庁 - To provide a method for manufacturing a semiconductor memory device which suppresses the etching of an element isolation insulating film when an insulating film formed between a control gate and a floating gate is etched.
コントロールゲートとフローティングゲートとの間に形成される絶縁膜のエッチング時の素子分離絶縁膜のエッチングを抑制することができる半導体記憶装置の製造方法を得ること。 - 特許庁 - The system control circuit 3 continuously reproduces the selected data B1 and the newly recording data C1 based on the data in the memory 30 after completing the recording of the externally inputted data C1.
システム制御回路3は、外部入力されたデータＣ１の記録完了後に、メモリ30内の内容に基づき、選択されたデータＢ１と新たに記録されたデータＣ１を連続して再生する。 - 特許庁 - To perform a memory test which can cope simply with a circuit in which memories having different data bus width are mixed by decreasing the number of external terminals and suppressing complexing a control circuit.
外部端子数を減少させると共に制御回路の複雑化を抑制し、データバス幅が異なるメモリが混在している回路に対しても単一のテストパターン生成回路でメモリテストを行う。 - 特許庁 - When a user presses a menu display button on a remote controller, a system control part receives menu operation screen display signals and subsequently supplies menu constitution data from a memory to a screen constitution part.
ユーザがリモコンのメニュー表示ボタンを押下すると、システム制御部は、メニュー操作画面表示信号を受信し続いてメモリから画面構成部にメニュー構成データを供給する。 - 特許庁 - To provide a flash memory element which can ensure a high coupling ratio between a floating gate and a control gate, and easily improve reliability; and to provide a method of manufacturing the same.
フラッシュメモリ素子において、フローティングゲートとコントロールゲート間の高いカップリング比を確保すると共に信頼性の向上をはかるのに容易なフラッシュメモリ素子及びその製造方法を提供する。 - 特許庁 - To provide a latency control circuit for a semiconductor memory device in which operation performance can be improved by varying latency by refresh during a burst read period in a synchronous pseudo SRAM.
同期式擬似ＳＲＡＭにおいて、バースト読み出し動作時、リフレッシュによりレイテンシを可変して、動作性能を向上させ得る半導体メモリ装置のレイテンシ制御回路を提供すること。 - 特許庁 - By deciding the wait number in the memory access by the wait control part 30 in such a manner, the time and labor for changing the software for managing the parameter of the wait number are omitted.
このようにウェイト制御部によって上記メモリアクセスにおけるウェイト数を決定することで、ウェイト数のパラメータを管理しているソフトウェアを変更する手間を省略する。 - 特許庁 - Among the insulator films 5, a portion between a side face of the control gate electrode CG and a side face of the memory gate electrode MG comprises a silicon oxide film 6a, and does not have the silicon nitride film 10a.
絶縁膜５のうち、制御ゲート電極ＣＧの側面とメモリゲート電極ＭＧの側面との間の部分は、酸化シリコン膜６ａからなり、窒化シリコン膜１０ａを有していない。 - 特許庁 - The data control circuit 43 writes these data into a data memory 41 and at the time point when the preset data amount is reaches, the interruption signal of reception end is outputted to the CPU 1.
データ制御回路４３はそのデータをデータメモリ４１に書込み、予め設定されたデータ量に達した時点でＣＰＵ１に受信終了の割込み信号を出力する。 - 特許庁 - After completing frame synchronization, a control section 1 determines whether a received system code SysID of a wireless signal corresponds to a system cord SysID stored (registered) in a nonvolatile memory.
フレーム同期が完了した後、制御部１は受信した無線信号のシステムコードＳｙｓＩＤが不揮発性メモリに記憶（登録）されたシステムコードＳｙｓＩＤと一致するか否かを判断する。 - 特許庁 - When the control device 2 detects abnormality, the device performs an output to an error code display part 5 and simultaneously stops rewriting of information stored at the operation state memory device 6.
そして、制御装置２は、異常を検出すると、エラーコード表示部５への出力を行うと同時に、運転状態記憶装置６に記憶されている情報の書き換えを停止する。 - 特許庁 - This device is provided with a parallel/series converter converting parallel data read out from a memory cell into series data, and a switch control circuit receiving a controlling signal and controlling the parallel/series converter.
メモリセルから読み出される並列データを直列データに変換する並列直列変換器と、制御信号を受け、並列直列変換器を制御するスイッチ制御回路とを備えている。 - 特許庁 - A memory control part 83 detects that an individual authentication operation is conducted by a landing authentication operation part 3 by detecting individual authentication information from the landing authentication operation part 3.
記憶制御部８３は、乗場認証操作部３からの個人認証情報を検出することで、乗場認証操作部３で個人認証操作が行われたことを検出する。 - 特許庁 - The control circuit 2 reads image management data from a disk, writes the read image management data to the flash memory 7 and gives a flag rewrite command to the flag processing circuit 8.
制御回路２は、ディスクから画像管理データを読み出し、読み出した画像管理データをフラッシュメモリ７に書き込んだ後、フラグ処理回路８に対しフラグ書換え指令を発する。 - 特許庁 - A logic analyzer/vector sending control unit 4 supplies a sampling clock during concatenation of the switches between devices 9a and 9b, and a first emulation is conducted to store an output signal in a memory 2a.
ロジックアナライザ／ベクタ送出制御部４は、デバイス間スイッチ９ａ，９ｂの連結時にサンプリングクロックを供給し、１回目のエミュレーションを行い、出力信号をメモリ２ａに格納させる。 - 特許庁 - In the Fig. 1, an output of an operation amplifier 103 is connected to a control gate of a memory transistor 101, and a constant current source 102 is connected to a drain electrode, and the source electrode is grounded.
図１において、メモリトランジスタ１０１のコントロールゲートにはオペアンプ１０３の出力が、ドレイン電極には定電流源１０２が接続されており、ソース電極は接地されている。 - 特許庁 - To provide an I/O bridge circuit and an interrupt signal control method for improving total performance of an information processor having a CPU, a memory, and an I/O device.
ＣＰＵ、メモリ及びＩ／Ｏ装置を有する情報処理装置のトータルパフォーマンスを向上させることができるＩ／Ｏブリッジ回路及び割り込み信号制御方法を提供する。 - 特許庁 - To surely control conduction and non-conduction states of a semiconductor device including a memory cell storing data in a floating body, without provision of an active element serving as a trigger element.
フローティングボディにデータを記憶するメモリセルを備えた半導体装置において、トリガ素子となる能動素子を設けなくともメモリセルの導通、非導通状態を確実に制御する。 - 特許庁 - The digital camera capable of setting the best shot mode in a record mode comprises a CCD 1, LCD 4, memory card 6, SDRAM 7, input unit 8 and control circuit 5.
本発明に係るデジタルカメラは、記録モードにおいてベストショットモードの設定が可能であって、ＣＣＤ１、ＬＣＤ４、メモリカード６、ＳＤＲＡＭ７、入力装置８及び制御回路５を具えている。 - 特許庁 - To provide a memory wait control circuit for improving the operating speed of a processor by shortening a passage from instruction decoding to a clock stop signal in circuit-wire.
命令解読からクロック停止信号に至る経路を回路的に短縮し、ひいてはプロセッサの動作速度向上を可能にするメモリウェイト制御回路を提供することを目的とする。 - 特許庁 - The control section 16A and a memory 16B associate the medium identification information with the passenger detected by the photoelectronic sensor 14 and record the reception state of the response signal.
制御部１６Ａおよびメモリ１６Ｂは、その媒体識別情報を、光電センサ１４が検出した通行者に対して関係付け、応答信号の受信状況を記録する。 - 特許庁 - The large/small comparison section 211 compares the two maximums outputted from the memory 210 and outputs the maximum which is larger in reception level as a line select signal in comparison with a control station 100.
大小比較部２１１は、メモリ２１０から出力された二つの最大値を比較して受信レベルの大きい最大値を方路選択信号として制御局１００に出力する。 - 特許庁 - When the receive signal R is generated, voice data D corresponding to the level of the receive signal R among the voice data D stored in the memory part 3 are read out by a control part 5.
受信信号Ｒが生成されたとき、メモリ部３に記憶されている音声データＤから同受信信号Ｒのレベルに対応した音声データＤが制御部５によって読み出される。 - 特許庁 - The redundancy discriminating section 1200.0 selects a specified redundancy memory cell row in accordance with an address signal when a test mode signal TM and a redundancy control signal RAr are in an activated state.
冗長判定部１２００．０は、テストモード信号ＴＭと冗長制御信号ＲＡｒが活性である場合に、アドレス信号に応じて、指定された冗長メモリセル行を選択する。 - 特許庁 - Digital data inputted from an input device 2 are temporarily kept in a frame memory 3 and processed in an image processing block 4 on the basis of an image processing parameter set from a control part 12.
入力装置２から入力したデジタルデータを、フレームメモリ３に一時保管し、制御部１２から設定された画像処理パラメータに基づいて画像処理ブロック４で処理する。 - 特許庁 - At least one of the control element (25) and the memory storage element (23) is protected against the contamination from at least one of the first, second and third electrodes (35, 39, and 43).
制御素子（２５）およびメモリ記憶素子（２３）の少なくとも一方は、第１、第２および第３の電極（３５，３９，４３）のうちの少なくとも１つによる汚染から保護される。 - 特許庁 - To provide a controller and a method for an active termination resistor which can perform on/off control of the active termination resistor of DRAM regardless of operation mode of DRAM mounted on a memory module.
メモリモジュールに装着されたＤＲＡＭの動作モードにかかわらずＤＲＡＭの能動終端抵抗のオン／オフを制御できる能動終端抵抗の制御装置及び方法を提供する。 - 特許庁 - Then, the control part 6 selects a connection mode in which the highest speed is measured among transmission rates stored in the memory 8 as the final connection mode after termination of the training sequence.
そして、制御部６は、トレーニングシーケンスの終了後にメモリ８に格納されている伝送速度のうち最高速度が測定された接続モードを最終的な接続モードとして選択する。 - 特許庁 - Thus, the authority to change access control data can be restricted to instructions stored within particular defined locations within the memory address space, thereby enhancing security.
従って、アクセス制御データを変更する権限は、メモリアドレス空間内の特定の定義された位置の中に記憶された命令に制限することが可能であり、セキュリティを向上させる。 - 特許庁 - An update management table control part 42 updates only the difference of updating indicated by the update management table stored in the cache memory 25 of the replicated data stored in a replication volume 31.
更新管理テーブル制御部４２は、レプリケーションボリューム３１に保存されている複製データのうち、キャッシュメモリ２５に保存された更新管理テーブルが示す更新の差のみを更新する。 - 特許庁 - When the copying control is OFF, the second Z axis coordinate value of the laser beam machining head is stored at the time when the laser beam machining head is descended and is touched on the reference member in a memory.
ならい制御のＯＦＦで、レーザ加工ヘッドを下降してノズル先端がギャップ測定用基準部材にタッチしたときのレーザ加工ヘッドの第２Ｚ軸座標値をメモリに記憶する。 - 特許庁 - A processing device as the hardware such as a CPU, a ROM, a RAM and a flash memory constituting the intra box 200, is constituted of an independent processing device different from the control device.
イントラボックス２００を構成するＣＰＵ、ＲＯＭ、ＲＡＭ、およびフラッシュメモリ等のハードウェアとしての処理装置は、制御装置とは異なる独立した処理装置で構成されている。 - 特許庁 - To provide a handoff notification and control method of a mobile node for efficiently managing the memory resources of a previous FA by notifying the previous FA of the handoff fact of the mobile node.
以前のＦＡにモバイルノードのハンドオフ事実を通知して、以前のＦＡのメモリ資源を效率的に管理するための’モバイルノードのハンドオフ通知及び制御方法’を提供しようとする。 - 特許庁 - Two control buttons 104, 108 can scroll an image among a plurality of captured images displayed on a display device 124 and stored in a digital camera memory 210.
二つの制御ボタン１０４，１０８は、ディスプレイ１２４上に表示されデジタルカメラ・メモリ２１０内に格納された複数の取り込まれた画像間を前後にスクロールすることができる。 - 特許庁 - To provide an image processor for easily grasping the contents of image data which is stored in a storage medium and managing it and also to provide its control method and a computer readable memory.
記憶媒体に記憶された画像データの内容を容易に把握でき、かつ管理することができる画像処理装置及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - Therefore, a printer body 100 can realize the added extension function when the microcomputer 30 for control executes the extension module stored in the flash memory 31.
従って、プリンタ本体１００は、制御用マイコン３０がフラッシュメモリ３１に格納された拡張モジュールを実行することにより、追加された拡張機能を実現することができる。 - 特許庁 - When the acquisition of the bus right is determined to be successful by the second determination part 13, an access control part 14 controls the processor on which the electronic device concerned is provided to access the memory.
アクセス制御部１４は、第二の判定部１３によってバス権の取得が成功したと判定された場合に、自装置が設けられているプロセッサがメモリにアクセスするよう制御する。 - 特許庁 - To provide combination of cheap structure by making it possible to assemble a switch device for a general power seat on a device equipped with a control means (for example, memory controller unit).
制御手段（例えば、メモリコントローラユニット）を装備しているものに、一般的なパワーシート用スイッチ装置を組付け可能とすることにより、安価な構造の組み合わせを提供できるようにする。 - 特許庁 - The laser scanning sensor 100 includes a laser range finder 110, a scan mechanism 120, a data acquirement portion 130, a contamination determining portion 140, an alarm output control portion 150, and a memory 160.
レーザスキャンセンサ１００は、レーザ距離計１１０と、スキャン機構１２０と、データ取得部１３０と、汚れ判定部１４０と、警告出力制御部１５０と、メモリ１６０とを備えている。 - 特許庁 - An emission time control part 12 controls the emission time of one LED based on the emission amount of one LED and color mixture ratio data stored in a color mixture ratio memory part 15.
発光時間制御部１２は、１つのＬＥＤの発光量及び混色比率記憶部１５に記憶された混色比率データに基づいて、１つのＬＥＤの発光時間を制御する。 - 特許庁 - When it does not correspond to the error conditions, the control section 11 updates history information stored in a nonvolatile memory 12 to the history information read by the reader/writer sections 60 and 330.
そして、制御部１１は、エラー条件に該当しないときは、不揮発メモリ１２に記憶された履歴情報をリーダライタ部６０、３３０によって読み出された履歴情報に更新する。 - 特許庁 - On the other hand, when the display mode is a number-of-prize display mode, the display control part 80d allows the holding-ball display part 77 to display the number-of-prize data stored in the memory part 87.
一方、表示モードが景品数表示モードである場合には、表示制御部８０ｄは、メモリ部８７に記憶されている景品数データを持玉表示部７７に表示させる。 - 特許庁 - Meanwhile, when it corresponds to the error conditions, the control section 11 controls the reader/writer sections 60 and 330 to write the history information stored in the nonvolatile memory 12 on the RFID tag 70.
一方、制御部１１は、エラー条件に該当するときは、不揮発メモリ１２に記憶された履歴情報をＲＦＩＤタグ７０に書き込むようにリーダライタ部６０、３３０を制御する。 - 特許庁 - To achieve PLC side sequence control which is indispensable for interlocking with an interface for operating the pseudo memory of a PLC, and also a programmable display unit for debugging of the programmable display unit.
プログラマブル表示器のデバッグのために、ＰＬＣの擬似メモリを操作するためのインタフェースだけでなく、プログラマブル表示器との連動に最低限必要なＰＬＣ側のシーケンス制御を実現する。 - 特許庁 - A cache control part 718 updates core ID stored in a core ID/RAM 203 with core ID 702 added to a memory access request 708 in the occurrence of a cache miss.
キャッシュ制御部７１８は、キャッシュミスが発生した場合に、コアＩＤ・ＲＡＭ２０３に記憶されているコアＩＤを、メモリアクセス要求７０８に付加されたコアＩＤ７０２によって更新する。 - 特許庁 - In a reading operation for reading data from the memory cell, the control circuit starts non-selected word lines adjacent to a selected word line among the word lines, and thereafter starts the selected word line.
制御回路は、メモリセルからデータを読み出す読み出し動作時に、ワード線のうち選択されたワード線に隣接する非選択ワード線を立ち上げた後、選択ワード線を立ち上げる。 - 特許庁 - Storing image data of a write area 301 in a DRAM 106, a memory control circuit 105 divides and reads the image data in a read area 302 from the DRAM 106.
メモリ制御回路１０５は、ＤＲＡＭ１０６にＷｒｉｔｅ領域３０１の画像データを書き込みながら、Ｒｅａｄ領域３０２の画像データをＤＲＡＭ１０６から分割して読み出す。 - 特許庁 - Then, after a darkening button 425 is pushed to change from 70% to 54% on duty at the maximum light output, a memory button 426 is pushed to be stored in a color changeable direction control part 7.
その後、暗ボタン４２５を押して最大光出力時のオンデューティーを７０％から５４％に変更し、記憶ボタン４２６を押して可変色演出用制御部７に記憶させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
