「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 177 178 179 180 181 182 183 184 185 .... 274 275 次へ＞- To improve the processing speed of an arithmetic processor equipped with a cache control part by prefetching data by using both a cache memory and a general register.
キャッシュ制御部を備えた演算処理装置に於いて、キャッシュメモリ及び汎用レジスタの両方を使用してデータのプリフェッチを行えるようにすることにより、処理速度を向上させる。 - 特許庁 - A printing mechanism control circuit 23 obtains information indicating a use started date and time, residual ink quantity, and an accumulated point number of an ink cartridge 4 read from a memory part 41 of the ink cartridge 4.
印刷機構制御回路２３は、インクカートリッジ４の記憶部４１から読み出されたインクカートリッジ４の使用開始日時と、インク残量と、累積ポイント数を示す情報を取得する。 - 特許庁 - A memory control circuit 20a extracts the raw image data of horizontal 1,920 pixels × vertical 1,080 pixels belonging to an extraction area in the raw data stored in the SDRAM 22a.
メモリ制御回路２０ａは、ＳＤＲＡＭ２２ａに格納された生画像データのうち抽出エリアに属する水平１９２０画素×垂直１０８０画素の生画像データを抽出する。 - 特許庁 - In this case, 503 is a circuit board constituting a gate drive circuit 703, a signal reading circuit 702 or a timing control circuit 704, a communication frame memory 705 and a communication module 121.
ここで５０３は、ゲート駆動回路７０３や信号読出し回路７０２、またタイミング制御回路７０４や通信用フレームメモリ７０５、通信モジュール１２１などを構成する回路基板である。 - 特許庁 - An internal clock 109 for self-refresh and a refresh-enable signal 110 are transferred to a memory control circuit 107 of a logic circuit section 1 from a refresh-circuit section 108 of a DRAM core section 2.
ＤＲＡＭコア部２のリフレッシュ回路部１０８から、セルフリフレッシュ用内部クロック１０９及びリフレッシュイネーブル信号１１０をロジック回路部１のメモリコントロール回路１０７に転送する。 - 特許庁 - When such a page is generated that the number of read times exceeds the predetermined times, the refresh control section 33 executes the repeated write processes with respect to the memory 4 of data stored in this page.
リフレッシュ制御部３３は、読み出し回数が所定回数を超えるページが発生した場合、当該ページに格納されているデータのメモリ４に対する再書き込み処理を実行する。 - 特許庁 - To provide a nonvolatile semiconductor memory device wherein the bias applied to a control gate electrode can be effectively applied to floating gate electrodes and the capacity between adjacent gates can be reduced.
制御ゲート電極に印加するバイアスを効率的に浮遊ゲート電極に印加でき、且つ隣接ゲート間容量を低減可能な不揮発性半導体記憶装置を提供する。 - 特許庁 - To provide a memory control circuit capable of controlling two or more memories mutually differed in standard of power supply voltage with a low power consumption and minimizing the number of bus signal lines.
電源電圧の規格が互いに異なる複数のメモリを低消費電力で制御し得ると共にバスの信号線数を少なくし得るメモリ制御回路を提供すること。 - 特許庁 - A control section 107 starts a photographing preparation operation according to a prescribed operation to photograph an object in advance for allowing a memory 200 to store images continuously prior to a photographing instruction.
制御部１０７は、所定の操作によって撮影準備動作を開始し先行撮影し、メモリ２００に、撮影指示の前に連続的に複数の画像取り込みを行わせる。 - 特許庁 - The control part 17 reads the signal corresponding to what the user selected from the emergency signal storing memory 16 and lights a spot light generation device 12 by using the read signal.
制御部１７は、ユーザが選択したものに対応する信号を非常用信号格納メモリ１６から読み取り、読み取った信号を用いてスポット光発生装置１２を発光する。 - 特許庁 - The input/output control circuit includes an update section which performs communications among the plurality of computers to update data stored in the local memory group into latest data.
前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備える。 - 特許庁 - At the time of cue/review reproducing of sound data, a memory control part 6 can generate multi-screen still picture data composed of plural temporally different reduced still picture data.
音声データのキュー／レビュー再生時に、メモリ制御部６は、時間的に異なる複数の前記縮小静止画データで構成されるマルチ画面静止画データを作成することができる。 - 特許庁 - Memory input data having optimum setup/hold margin is generated by adjusting the delay time of the delay control section 11 and varying setup/hold of the input circuit 12.
遅延制御部１１の遅延時間を調整して入力回路１２のセットアップ／ホールドを変化させることにより最適なセットアップ／ホールドのマージンを有するメモリ入力データを生成する。 - 特許庁 - A microcomputer (5) constituted as an integrated circuit including an electric erasable and writable non-volatile memory (56) and a central processing unit (51) is adopted for the control of a disk drive device (2).
ディスクドライブ装置（２）の制御に、電気的な消去及び書き込み可能な不揮発性メモリ（５６）と中央処理装置（５１）とを含んで集積回路化されたマイクロコンピュータ（５）を採用する。 - 特許庁 - To correctly reproduce recorded information even under encoding and decoding processing of short delay type rate control without increase in a memory capacity neither hindrance to retransmission of the recorded information.
メモリ容量の増大や記録情報の再送信に支障を生じることなく、低遅延型レート制御の符号・復号処理の下でも上記記録情報を正しく再生する。 - 特許庁 - To provide a fuel injection control device of an internal combustion engine for determining an optimal fuel injection quantity according to a travel load without requiring large memory capacity.
大きなメモリ容量を必要とすることなく、走行負荷に応じて最適な燃料噴射量を求めることができる内燃機関の燃料噴射制御装置を提供する。 - 特許庁 - Thereafter, when completion of the zoom function is instructed by the operation switch, the system control unit 114 executes a zoom-in operation by returning a zoom position to the zoom position stored in the memory 118.
その後、前記操作スイッチによりズーム機能の終了が指示された場合に、システム制御部１１４はメモリ１１８に記憶しておいたズーム位置へ復帰させることでズームイン動作を行う。 - 特許庁 - A control section 4 sets rating data of a program viewed at present to the viewing limit level and stores it newly to the memory 5 when the entry section 10 enters the specific code.
制御部４は、入力部１０によって特定のコードが入力されたら、現在視聴している番組のレーティングデータを視聴制限レベルに設定してメモリ５に新たに記憶する。 - 特許庁 - Moreover, in case of flash memory control, an address increment is not always needed and in even these cases, a disadvantage does not occur because a selection of the function is possible from the CPU 21.
またフラッシュメモリコントロールの場合はアドレス・インクリメントが必要ない場合もあり、これらの場合にもＣＰＵ２１から機能選択可能であるので不都合を発生しないようにできる。 - 特許庁 - The sidewall insulating film 13c is formed in the same process as sidewall insulating films 13a, 13b formed on the sides of the memory gate electrode MG and the control gate electrode CG.
側壁絶縁膜１３ｃは、メモリゲート電極ＭＧおよび制御ゲート電極ＣＧの側壁上に形成された側壁絶縁膜１３ａ，１３ｂと同工程で形成されている。 - 特許庁 - To provide a DMA control device for making DMA flexible to a shared bus to which a plurality of memory devices and the DMA having a plurality of channels are connected.
複数のメモリ・デバイスと複数のチャンネルを有するＤＭＡが接続されている共有バスに対して柔軟性を有するＤＭＡを可能にするＤＭＡ制御装置を提供する。 - 特許庁 - A control effect estimating device 10 is equipped with the first communication part 11, the second communication part 12, a memory 13, the first operation part 14, the second operation part 15, and an effect estimator 16.
制御効果推定装置１０は、第１通信部１１と、第２通信部１２と、記憶部１３と、第１演算部１４と、第２演算部１５と、効果推定部１６とを備えている。 - 特許庁 - The matching deciding part 17 decides whether or not the value of the DTMF signal and the value of the DTMF signal stored in the memory 16 match, and when they match, it is reported to a control part 13.
一致判定部１７は、このＤＴＭＦ信号の値と、メモリ１６に記憶されているＤＴＭＦ信号の値とが一致するか判定し、一致した場合は制御部１３へ知らせる。 - 特許庁 - To quickly realize reproduction control over various data without drastically increasing a memory for work even though a plurality of kinds of pieces of data are mixed and recorded on a recording medium.
記録媒体に複数種類のデータが混在して記録されていても、作業用メモリの容量を大幅に増加させることなく、各種データの再生制御の迅速化を実現する。 - 特許庁 - The loader control device 6 is equipped with a work stop position memory means 21 in which the stop position in the work handover direction Z of the loader 4 relative to the work supporting means 7 is stored grouped by work sorts.
ローダ制御装置６は、ワーク種類毎にワーク支持手段７に対するローダ４のワーク授受方向Ｚの停止位置を記憶したワーク停止位置記憶手段２１を備える。 - 特許庁 - An axis operating device 30 seeks corresponding a plurality of actuator control devices 20 and sends an operation instruction by referring to a memory 35 if the axis operating device 30 detects an operator operating an operating part 34.
軸操作装置３０は、操作者が操作部３４を操作するのを検知すると、メモリ３５を参照して対応する複数のアクチュエータ制御装置２０を求め、制御指示を送信する。 - 特許庁 - For example, it is transferred to a trace memory control part 43 within a debug module 40 through signal lines 31a and 32a that the internal state of function modules (1)31 and (2)32 is an idle state.
たとえば、ファンクションモジュール（１）３１，（２）３２の内部状態がアイドル状態であることが、信号線３１ａ，３２ａを介して、デバッグモジュール４０内のトレースメモリ制御部４２へ伝えられる。 - 特許庁 - A body 12 of a computer 11 is provided with a control means 16 including a CPU (Central Processing Unit) and a memory etc. and a storage means 17 storing an assisting program for preparing a document.
コンピュータ１１の本体１２は、ＣＰＵ（中央処理装置）及びメモリ等を含む制御手段１６と、文書作成支援プログラムを記憶した記憶手段１７とを備えている。 - 特許庁 - A control circuit 15 of a microscope photographing apparatus comprises a CPU 16, an LED driving pulse generator 17 connected to the CPU 16, a memory device 18, and an AD converter 19.
顕微鏡撮影装置の制御回路１５はＣＰＵ１６とＣＰＵ１６に接続されたＬＥＤ駆動パルス発生器１７、メモリ装置１８及びＡＤコンバータ１９から構成される。 - 特許庁 - Then, when the ID information of the ID tag is read by the reader/writer, under the control of the reader/writer, a washing frequency being stored in the memory section of the ID tag is stepped up by one.
そして、ＩＤタグのＩＤ情報がリーダライタによって読取られると、そのリーダライタの制御の下で、ＩＤタグのメモリ部に記憶されている洗濯回数が１回繰り繰り上げられる。 - 特許庁 - To provide a method capable of allowing an operating system(OS) to be driven between plural processors to execute inter-processor communication by using interruption and inter-processor memory access and control a task of the other processor.
複数のプロセッサ間で動作するオペレーティングシステム（ＯＳ）が割り込みとプロセッサ間メモリアクセスを用いてプロセッサ間通信を行い、他のプロセッサにあるタスクを制御する方法を提供する。 - 特許庁 - To receive both electric power for motor driving and electric power for control section driving by one connector and to integrate various connectors for power supply, data communication, debugging, and memory rewriting into one.
１つのコネクタでモータ駆動用と制御部駆動用の両方の電力供給を受け、かつ、電力供給、データ通信、デバッグ、メモリ書替用の各種コネクタを１つに集約化する。 - 特許庁 - First, a memo moving picture photograph start signal 40-0 is sent to a control unit, and the photography of a low-quality memo moving picture MOV001.AVI is started and is written to a work memory successively at a prescribed time interval.
まず、メモ動画撮影開始信号４０−０が制御部に送出され、低画質のメモ動画MOV001.AVIの撮影が開始され、所定の時間間隔で順次ワークメモリに書き込まれる。 - 特許庁 - When recording a sound signal, a signal level display control part 44 makes the level of the reception signal at this time correspond to the sound signal to be recorded and stores the level of the reception signal at this time into a memory 43.
信号レベル表示制御部４４は、音声信号を録音するときには、録音する音声信号に対応づけて、そのときの受信信号のレベルをメモリ４３に記憶する。 - 特許庁 - A memory element in the ink tank 1 memorizes information (e.g. information for determining lighting duty per unit time) used for control of an LED as the light emission part 101.
インクタンク１に備えた記憶素子に、発光部１０１としてのＬＥＤの制御に用いる情報（例えば、単位時間あたりの点灯デューティを定めるための情報）を記憶させる。 - 特許庁 - Memory sub-blocks (MB0-MBm) perform refresh by fetching a refresh activation instruction signal (AREF) from a main control circuit by a demultiplexer (34) at the time of a predetermined condition.
メモリサブブロック（ＭＢ０−ＭＢｍ）において、メイン制御回路からのリフレッシュ活性化指示信号（ＡＲＥＦ）を、デマルチプレクサ（３４）により所定の条件のときに取込みリフレッシュを実行する。 - 特許庁 - A write data capture control circuit 6 and a memory 7 for write data for storing output data in the writing operation of the disk controller 2 to be evaluated are exemplified as the hardware.
ハードウェアとしては、被評価ディスクコントローラ２の書き込み動作のときに、その出力データを格納するためのライトデータ・キャプチャ制御回路６とライトデータ用メモリ７などである。 - 特許庁 - The memory control ASIC 104 determines the page hit during the period from issuing a command instructing the read/write processing until issuing a command instructing the precharge processing.
メモリ制御ＡＳＩＣ１０４は、このページヒットの判定を、リード／ライト処理を命令するコマンドを発行したときから、プリチャージ処理を命令するコマンドを発行するまでの期間中、行う。 - 特許庁 - When data stored in a memory cell transistor CTR having the second gate electrode CG is read out, the first gate control circuit 30 applies a first potential to the first gate electrode WG.
第２ゲート電極ＣＧを有するメモリセルトランジスタＣＴＲに記憶されたデータの読み出し時、第１ゲート制御回路３０は、第１ゲート電極ＷＧに第１電位を印加する。 - 特許庁 - To provide a nonvolatile memory access control system which allows a system originator to freely write information requiring prevention of falsification, while ensuring that falsification of this information is prevented.
システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる不揮発性メモリのアクセス制御システムを提供する。 - 特許庁 - The engine controller 110 retracts the freeze frame data stored in the data memory 111 into a storage device 201 in a control center 200 outside a vehicle in radio communication.
ここで、このエンジン制御装置１１０は、データメモリ１１１に格納されているフリーズフレームデータを車両外部の管理センター２００内の記憶装置２０１に対し無線通信にて待避させる。 - 特許庁 - When a signal for selecting the dummy word line 5 is input, the timing controller 16 generates various control signals necessary for accessing the memory cell MC based on this signal.
タイミングコントローラ１６は、ダミーワード線５を選択する信号が入力されたときに、その信号に基づいてメモリセルＭＣのアクセスに必要な各種の制御信号を生成するようになっている。 - 特許庁 - The circuit and the method selectively control the data width of a data input output buffer which is being operated to change the data input output width while a memory access operation is being progressed.
メモリアクセス動作が進行する間に、データ入出力幅を変更させるために動作中のデータ入出力バッファのデータ幅を選択的に制御する回路及び方法である。 - 特許庁 - An FD access control part 204 vicariously executes access to the SD memory card (R) on the basis of the LBA correspondence table 207 when requested to access the floppy disk (R) to be emulated.
ＦＤアクセス制御部２０４は、エミュレートするフロッピィディスク（Ｒ）へのアクセスが要求されると、ＬＢＡ対応表２０７に基づきＳＤメモリカード（Ｒ）へのアクセスを代替実行する。 - 特許庁 - To provide a communication system, control method therefor and computer readable memory with which the load of a server on a network is reduced and the transfer of image data can be efficiently executed.
ネットワーク上のサーバの負荷を軽減し、かつ画像データの転送を効率的に実行することができる通信システム及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - A control part 44, if it acknowledges the authenticity of the user on the basis of the collation result, makes the handwriting data read from the memory 42 to be transmitted to a server device through a communication part 34.
制御部４４が、上記照合の結果を基にユーザの正当性を認めると、メモリ４２から読み出した筆跡データを通信部３４を介してサーバ装置に送信させる。 - 特許庁 - The control unit 14 reads out voice correction information corresponding to the identification information from the voice correction information recorded in a memory 15, to output a voice correction unit 16.
制御部１４は、その識別情報に対応する音声補正情報をメモリ１５に記録されている音声補正情報の中から読み出し、音声補正部１６に出力する。 - 特許庁 - When the stop switch 42 corresponding to the specific reel 31 is operated, the reel control means reads the stop position stored in the memory 64c and controls the reel 31 to stop the stop position.
そして、特定のリール３１に対応するストップスイッチ４２が操作されたときは、メモリ６４ｃに格納された停止位置を読み取り、その停止位置にリール３１が停止するように制御する。 - 特許庁 - The semiconductor memory device is provided with an output circuit outputting data synchronizing with an input of a clock, and a data eye control unit controlling data eye of an output of the output unit.
データをクロックの入力に同期して出力する出力回路と、該出力回路の出力のデータアイを制御するデータアイ制御回路とを備える半導体メモリ装置を提供する。 - 特許庁 - A plurality of kinds of control tables in which operation of the pedal 4 is related to reaction force added to the pedal 4 with an actuator 7 are stored in a memory in an electronic keyboard instrument 26.
ペダル４の動作、及び、アクチュエータ７によってペダル４に対して加える反力、を対応付けた制御テーブルが複数種類、電子鍵盤楽器２６内のメモリに格納されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
