「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 181 182 183 184 185 186 187 188 189 .... 274 275 次へ＞- The failure block detection circuit 10 is activated in the initial stage of test control sequence when batch write test is performed in units of batch erase or write for unit erase of the memory cell array 1 and a control circuit 7 controls interruption of drive voltage supply to a failure memory cell based on the output from the failure block detection circuit 10 in the test sequence thereof.
不良ブロック検出回路１０は、メモリセルアレイ１の消去単位での一括消去又は書き込み単位での一括書き込みのテストを行う際にそのテスト制御シーケンスの初期に活性化され、制御回路７はそのテストシーケンスにおいて、不良ブロック検出回路１０の検出出力に基づいて不良メモリセルへの駆動電圧供給の停止を制御する。 - 特許庁 - The display unit 200A comprises a memory circuit 130A for storing image data, a communication circuit 120 for receiving the selection command signals, a control circuit for reading out the image data corresponding to the received selection command signal from the memory circuit 130A, and a display circuit for converting the image data read out by the control circuit 150 into an image and displaying it.
表示装置２００Ａは、画像データを格納する記憶回路１３０Ａと、選択指令信号を受信する通信回路１２０と、受信した選択指令信号に対応する画像データを記憶回路１３０Ａから読み出す制御回路１５０と、制御回路１５０が読み出した画像データを画像に変換して表示する表示回路１２０とを備えている。 - 特許庁 - The wireless receiver 2 includes a reception portion 108 receiving the data from the wireless transmitter 1, a memory portion 109 temporarily storing the data, and an information conversion control portion 107 relying on the data received by the reception portion 108 and the data stored in the memory portion 109 to output the data to an application program via an interface conversion control portion 106.
ワイヤレス受信装置２は、ワイヤレス送信装置１よりデータを受信する受信部１０８と、当該データを一時的に記憶する記憶部１０９と、受信部１０８で受信したデータと記憶部１０９に記憶されたデータとに基づいてインターフェイス変換制御部１０６を介してアプリケーションプログラムにデータを出力する情報変換制御部１０７とを含む。 - 特許庁 - To start the warming up of a heater and to shorten a period of time between when power is supplied and when a printer is printable by executing a temperature control program of the heater before expanding a program compressed and stored in a nonvolatile memory by storing the temperature control program of the heater for heating and fixing a medium as a non-compressed program in the nonvolatile memory.
媒体を加熱定着するヒータの温度制御プログラムを非圧縮プログラムとして不揮発性メモリに記憶させることによって、圧縮されて不揮発性メモリに記憶されているプログラムが伸長される前にヒータの温度制御プログラムを実行してヒータのウォームアップを開始することができ、電源が投入されてから印刷可能となるまでの時間を短縮することができるようにする。 - 特許庁 - The game machine has successive presentation means (a game control device 30 and a presentation control device 40) for previously determining result-related information stored in association with the first or second starting memory, and successively executing presentations over a plurality of variable display games corresponding to a plurality of starting memories including starting memories stored before the first or second starting memory based on the result of determination.
第１或いは第２始動記憶に対応して記憶された結果関連情報を事前判定し、該判定結果に基づいて当該始動記憶よりも以前に記憶された始動記憶を含む複数の始動記憶に対応する複数の変動表示ゲームに亘って連続的に演出を行う連続演出手段（遊技制御装置３０、演出制御装置４０）を備える。 - 特許庁 - In a system with a CPU and a memory device serving as a storage part, the memory device has a set of three memories capable of saving data and reading/writing data, and an error detection control circuit for executing the reading/writing of data from and to the memories under control of the CPU and for detecting and fixing troubles such as software errors occurring within the memories.
ＣＰＵとデータの記憶部としてのメモリ装置とを有する装置において、前記メモリ装置が、データを記憶保持すると共にデータのリード／ライトが可能な３個一組のメモリと、前記ＣＰＵの制御により前記メモリへのデータのリード／ライトを実行すると共に前記メモリ内に発生したソフトエラーなどの不具合の検出／修復を行うエラー検出制御回路と、を備えた。 - 特許庁 - The voltage control circuit decreases the potential difference between a pair of power source nodes of the static memory cells in response to an instruction of a low power consumption mode by the mode control circuit, and increases the potential difference between a pair of power source nodes of the static memory cells in response to the detection of reduction in the potential difference between the pair of power source wirings by the monitor circuit.
電圧制御回路は、モード制御回路による低消費電力モードの指示に応答してスタティックメモリセルの一対の電源ノードの電位差を小さくする方向に制御し、モニタ回路による前記一対の電源配線間の電位差縮小の検出に応答してスタティックメモリセルの一対の電源ノードの電位差を大きくする方向に制御することが可能である。 - 特許庁 - A processing means section 15 comprises; a CPU 16 for applying processing including compression/encryption to video stream data, applying creation processing to video information and identification signal data as contents information and managing comprehensive processing and control instruction of the whole of this device; a memory 17; and a bridge 18 for applying bus control of connection/release between bus and the CPU 16 and the memory 17.
処理手段部１５は、圧縮化／暗号化を含めての映像ストリームデータ化処理し、また、コンテンツ情報として映像情報や識別信号データを作成処理し、更にこの装置全体の統括的処理と制御指示とを管理するＣＰＵ１６と、メモリ１７と、ＣＰＵ１６及びメモリ１７とバスとの接続・解放などのバス制御を行うブリッジ１８とより構成されている。 - 特許庁 - A dot clock generated by a pixel CLK generating PLL section 50 based on a horizontal signal in a synchronizing signal extracted from a video signal is used as a sampling clock of digital conversion of a video signal and a reference clock of a picture output by s frame memory control section 31, further, the synchronizing signal is used as a picture output synchronizing signal of the frame memory control section 31.
映像信号から抽出された同期信号中の水平信号にもとづいて画素CLK生成PLL部50で生成されたドットクロックは、映像信号のデイジタル変換のサンプリングクロックおよびフレームメモリコントロール部31による画像出力の基準クロックとして用いられ、さらに前記同期信号はフレームメモリコントロール部31の画像出力同期信号として用いられる。 - 特許庁 - The ECU 30 calculates the control variable equivalent to the injection amount to be injected with one injector every time based on an injector reference characteristic, the control variable is corrected by referring the characteristic data of each injector 9 from the memory 43, and outputted.
ＥＣＵ３０は、毎回一つのインジェクタ９が噴射すべき噴射量相当の制御量をインジェクタ標準特性に基づいて算出し、その制御量を対応する各インジェクタ９の特性データをメモリ４３から参照して補正し、出力する。 - 特許庁 - Thereafter, when performing post-processing for forming a punched hole, the control part 10 identifies the size of recording paper based on the information from the image reading part 3, calls the adjustment value according to this from the first memory part 4, and transmits it to a control part 14.
これ以後、パンチ穴を形成する後処理を行う場合には、制御部１０は、画像読取部３からの情報を基に記録用紙のサイズを識別して、これに応じた調整値を第一記憶部４から呼び出し、これを制御部１４に送信する。 - 特許庁 - A power source 11 for control to supply the power for a microcomputer 13 executing the reproduction control and a power source 12 for reproduction to supply the operating power to a mechanical driver 14, RF circuit 15, DSP 16 and memory 17, are individually controlled by an external microcomputer 20.
再生制御を行うマイコン１３の電源を供給する制御用電源１１と、メカドライバ１４、ＲＦ回路１５、ＤＳＰ１６およびメモリ１７に動作用電力を供給する再生用電源１２とを、外部マイコン２０によって独立して制御する。 - 特許庁 - When a signal processing part 103 receives a remote control number and manual operational information via a receiving part 102 from the mobile phone 200, a signal processing part 103 extracts functional information from the memory part 104 based on the remote control number and the manual operational information which are received.
携帯電話２００からリモコン番号および操作情報を、受信部１０２を介して信号処理部１０３が受信すると、信号処理部１０３は、受信されたリモコン番号および操作情報に基づいて、記憶部１０４から機能情報を抽出する。 - 特許庁 - The manufacturing method comprising the steps of forming a control gate electrode of non-volatile memory, wiring, and the polycrystalline silicon thin film resistive element with a relatively thin polycrystalline silicon film and performing a highly doped implantation for forming an ESD protective element on a control gate wiring also.
不揮発性メモリのコントロールゲート電極と配線、多結晶シリコン薄膜抵抗素子を比較的薄い多結晶シリコン膜で形成し、ＥＳＤ保護素子形成のための高濃度不純物注入をコントロールゲート配線にも行うことを特徴とする製造方法。 - 特許庁 - The memory 37 has a storage capacity, which is more than twice the amount of information transferred to a high speed bus once, holds the image signals under the control of the controller 33 and outputs the held image signals based on the control of the controller 35.
FIFOメモリ３７は、高速バス上に１回で転送される情報量の２倍以上の記憶容量を有し、FIFO書き込みコントローラ３３の制御に基づいて画像信号を保持し、FIFO読み出しコントローラ３５の制御に基づいて、保持した画像信号を出力する。 - 特許庁 - A digital camera in a vehicle remote controller with the built-in digital camera according to the present invention comprises a base plate which comprises a liquid crystal display, a shutter, a lens, a control unit, a memory unit, and an input/output port, and is installed inside and outside a remote control case with a predetermined arrangement.
本発明によるデジタルカメラ内蔵型自動車用リモコンは、液晶ディスプレイ部と、シャッター部と、レンズ部と、制御ユニット及びメモリを含む基板と、入出力ポートとから構成されるデジタルカメラをリモコンケースの内外部に所定の配列で設置した。 - 特許庁 - The projector includes the light source device 80 with the light source 85 and a memory 86 in which control data based on the standard of the light source 85 is stored, and a controller 100 controlling operation for the light source device 80, at least, on the basis of the control data.
光源８５及び光源８５の規格に対応した制御データが記憶された記憶部８６を備えた光源装置８０と、制御データに基づき少なくとも光源装置８０に関する動作を制御する制御部１００と、を有することを特徴とする。 - 特許庁 - When a program update event flag is set in a system control information storage part 401 in a dual port memory 40, a processing system 10 stores a main program in a general-purpose data storage part 402 and sets a download event flag in the system control information storage part 401.
処理システム１０は、デュアルポートメモリ４０内のシステム制御情報記憶部４０１内のプログラム更新事象フラグがセットされていると、汎用データ記憶部４０２にメインプログラムを格納し、システム制御情報記憶部４０１内のダウンロード事象フラグをセットする。 - 特許庁 - The control circuit reads out information from a part of the plurality of memory cells in accordance with detection of a voltage supplied from the outside and outputs the read information in accordance with a read control signal (/RE) supplied from the outside.
上記制御回路は外部から供給される電圧の検出に応じて上記複数のメモリセルの一部から情報の読み出しを行い、外部から供給される読み出し制御信号（／ＲＥ）に応じて上記読み出された情報を出力させる。 - 特許庁 - This car navigation device 1 is provided with a location detector 2, a map data input unit 8 for inputting map data from a map data storage medium 7 in which road map data are stored to a control circuit 9, the control circuit 9 and a large capacity memory 15 or the like.
カーナビゲーション装置１は、位置検出器２と、道路地図データを記憶した地図データ記録媒体７から地図データを制御回路９に入力する地図データ入力器８と、制御回路９と、大容量メモリ１５などを備えて構成されている。 - 特許庁 - Proper fault restoration control objects in response to a fault state are stored in a database and the database is stored in a memory in the data communication equipment to acquire a proper fault recovery control object in response to a result of detection in the case of detecting a fault.
障害状態に応じた適切な障害復旧制御対象をデータベース化し、データ通信装置内のメモリにデータベースを格納することにより、障害を検出した場合に、検出結果に応じた適切な障害復旧制御対象を取得する。 - 特許庁 - The robot control system 10 includes: a processing part 110 for performing the visual servoing on the basis of a reference image and an imaged image; a robot controller 120 for controlling a robot 30 on the basis of a control signal; and a memory 130 for memorizing the reference image and the masked image.
ロボット制御システム１０は、参照画像と撮像画像とに基づきビジュアルサーボを行う処理部１１０と、制御信号に基づきロボット３０を制御するロボット制御部１２０と、参照画像とマスク画像とを記憶する記憶部１３０とを含む。 - 特許庁 - This semiconductor storage 1000 is provided with a test mode setting circuit 6 which receives an external signal and can set plural test modes in serial, a voltage generating circuit 8, a column system control circuit 10, a row system control circuit 12, and a memory cell array 14.
本発明に係る半導体記憶装置は、外部信号を受けて複数のテストモードをシリアルに設定することが可能なテストモード設定回路６、電圧発生回路８、コラム系制御回路１０、ロウ系制御回路１２、およびメモリセルアレイ１４を備える。 - 特許庁 - To provide an IC-testing apparatus, and a control method and a memory medium in an IC-testing apparatus whereby a throughput is improved by individually and concurrently executing a signal application process for measurement and a process for communication control.
本発明の課題は、測定用の信号印加処理と、通信制御用の処理とを個別に並行して実行することにより、スループットを向上させるＩＣ試験装置、及びＩＣ試験装置における制御方法及び記憶媒体を提供することである。 - 特許庁 - A device controller 27 inputs display data for display control of a device 80 from a memory part 14 and derives a timing when a current supplied from a battery 20 to the device 80 becomes zero or minute, and transmits the timing to a charge control part 21.
デバイスコントローラ２７は、デバイス８０を表示制御する表示データをメモリ部１４から入力し、電池２０からデバイス８０に供給する電流が零もしくは微小電流となるタイミングを導出し、該タイミングを充電制御部２１へ伝達する。 - 特許庁 - A reading control part 22 acquires a vertical synchronous signal provided from the outside by a timing signal of an output horizontal frequency to generate a reading control signal, and reads a video signal corresponding to the frame identification information provided from the outside from the frame memory 202.
読出制御部２２は、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、外部から供給されたフレーム識別情報に対応する映像信号をフレームメモリ２０２から読み出す。 - 特許庁 - The fiscal printer 1 has a removable fiscal control circuit board 4, and mounted thereon are fiscal memory 8, a backup battery power supply 11, a real-time clock 10, and a detection circuit 15 for detecting removal of the fiscal control circuit board 4.
フィスカルプリンタ１は取り外し可能なフィスカル制御回路基板４を有し、ここには、フィスカルメモリ８、バックアップ用電池電源１１、リアルタイムクロック１０、および、フィスカル制御回路基板４が取り外されたことを検出するための検出回路１５が搭載されている。 - 特許庁 - Also, in the case that the remote control signals are television selection data or power off data memorized in the memory circuit 27, the control circuit 26 performs controls so as to turn off the switch circuit 25 and to turn off the power supply from the power source circuit 24 to the video reception circuit 22.
また、制御回路部２６は、前記リモコン信号がメモリ回路部２７にメモリされたテレビ選択データまたは電源オフデータである場合に、スイッチ回路部２５をオフして電源回路部２４からビデオ受信回路部２２への電源供給をオフするように制御する。 - 特許庁 - When the maintenance USB memory 40 is connected to the printer control device 22 and the maintenance application is launched, the line of communication between the printer control device 22 and the maintenance device 30 is connected and the maintenance device 30 executes examination etc. of the ink jet printer 21.
そして、メンテナンスＵＳＢメモリ４０をプリンタ制御装置２２に接続してメンテナンスアプリケーションを立ち上げることで、プリンタ制御装置２２とメンテナンス装置３０との間の通信回線が接続され、メンテナンス装置３０により、インクジェットプリンタ２１の診断等が成される。 - 特許庁 - Thus, even when the control program stored in the flash memory 61 is damaged, and the image formation apparatus 1 is not started, the extended substrate 80a can be easily exchanged with the extended substrate 80a in which a normal control program is stored, and the down-time of the equipment can be reduced.
これにより、フラッシュメモリ６１に格納された制御プログラムが破損して画像形成装置１が起動しなくなった場合であっても、正常な制御プログラムが格納された増設基板８０ａに容易に交換でき、機器のダウンタイムを低減できる。 - 特許庁 - A memory device 40 comprises a latch circuit 41 to hold an output from an IL0 of a control circuit 31, a transistor 42 turned on by an output from the latch circuit 41, and fuse element 43 situated removably on a source line to the control circuit 31.
４０は記憶装置で、制御回路３１のILO からの出力を保持するラッチ回路４１と、ラッチ回路４１からの出力でＯＮするトランジスタ４２と、制御回路３１への電源ラインに着脱可能に配置されるヒューズ素子４３とから構成される。 - 特許庁 - A control part 18 acquires the state of a diver's various operations of a vehicle and vehicle accessaries from a driver operation detecting part 3; the state of control of each part of ECU2 from the ECU2; and the present position of the vehicle from a memory 17, and accumulates them in a driving state log.
制御部１８は、ドライバ操作検出部３からドライバの車両や車両付属装置の各種操作状態を、ＥＣＵ２からＥＣＵ２の各部の制御状態を、メモリ１７から車両の現在位置を取得し、運転状況ログに蓄積する。 - 特許庁 - Then collation of the input password with a password stored beforehand in a memory section 24 is carried out, and if the two passwords coincide with each other, a control section 23 outputs a control signal to a door lock motor driving section 26, and therefore the door lock motor 25 is driven to unlock the door.
入力された暗号と、記憶部２４に予め記憶されている暗号との照合が行われ、一致した場合に制御部２３がドアロックモータ駆動部２６に対して制御信号の出力を行い、ドアロックモータ２５を駆動してドアロックの開錠を行う。 - 特許庁 - The control section 14 makes the recorder 2 and receiver 3 respectively perform the operations stored in the memory 12 by respectively transmitting control signals for controlling the operations of the recorder 2 and receiver 3 to the recorder 2 and receiver 3 through the transmitting section 13.
制御部１４は、ビデオカセットレコーダ２及びテレビ３の動作を制御するための制御信号を送信部１３を介してビデオカセットレコーダ２及びテレビ３のそれぞれに送信し、メモリ１２が記憶している動作をビデオカセットレコーダ２及びテレビ３のそれぞれに行わせる。 - 特許庁 - To control all functions of an image processing device with a single control means, to share a memory module with a plurality of functions, and to share the extraction of a specific area in a document and an image process for an image signal in the specific area.
単一の制御手段により画像処理装置の全機能を制御するとともに、メモリー・モジュールを複数の機能で共有し、さらに原稿内の特定領域の抽出とその特定領域の画像信号に対する画像処理とを分担しておこなうこと。 - 特許庁 - The internal control circuit 547 writes one gray level characteristic data of the plurality of gray level characteristic data read from the memory 134 as gray level characteristic data for initialization to the control register 40 in the power-on state or in resetting a system.
前記内部制御回路（５４７）は、電源投入時またはシステムリセット時に、メモリ（１３４）から読み出された前記複数の階調特性データの中の１つの階調特性データを初期設定用の階調特性データとして前記制御レジスタ（４０）に書き込む。 - 特許庁 - A control section 150 receives the input signals and each comparison pulse signal, compares the input signals with the first to the (n)th comparison pulses, and generates the first to the (n)th operation control signals controlling operation timing of the semiconductor memory.
制御部１５０は、前記入力信号及各比較パルス信号を受信し、前記入力信号と前記第１ないし第ｎ比較パルス信号とを比較して前記半導体メモリ装置の動作タイミングを制御する第１ないし第ｎ動作制御信号を発生する。 - 特許庁 - The data DMA(direct memory access)- transferred from a packet area are stored in a transmission FIFO buffer, and when the number of bytes of the data received by the transmission FIFO buffer exceeds the transmission start threshold set at the transmission control part after the start of the DMA, the transmission control part starts the transmission of the data.
パケット領域からDMA で転送されたデータは、送信FIFOバッファに格納され、DMA 開始後、送信FIFOバッファに受け取られたデータのバイト数が送信制御部に設定された送信開始しきい値を越えると、送信制御部はデータの送信を開始する。 - 特許庁 - When the clutch pedal 5 is pressed during the automatic clutch control, a rapid engagement timer 41 starts time-counting and an air supply control unit 17 is actuated to operate only for time span ΔT in a rapid engagement operating time memory unit 42 to extract working air from the clutch actuator 16.
オートクラッチ制御中にクラッチペダル５が踏まれると、急接タイマ４１で計時を開始し、急速接作動時間記憶部４２のΔＴ時間だけは、クラッチアクチュエータ１６から作動用エアを最も急速に抜くよう、エア供給制御装置１７を動作させる。 - 特許庁 - To provide an image reader in which when obtaining image data of each original from a plurality of originals placed on an original platen, a reading time can be appropriately shortened while suppressing memory consumption, and to provide an image read control method and an image read control program.
原稿載置台に載置された複数の原稿から各原稿の画像データを得る場合に、メモリの消費量を抑制しつつ、読み取り時間を好適に短くし得る画像読取装置、画像読取制御方法、及び画像読取制御プログラムを提供すること。 - 特許庁 - The remote control processing part 32 registers an instrumental error correction value to an instrumental error correction factor data memory 44, only in such a case that the sealing switch 16 is turned off when the operation signal (instrumental error correction value) transmitted from the remote controller is received by the remote control receiving circuit 26.
リモコン処理部３２は、リモートコントローラ２０から送信された操作信号（器差補正値）がリモコン受信回路２６で受信されると、封印スイッチ１６がオフになっている場合のみ器差補正値を器差補正係数データ記憶部４４に登録する。 - 特許庁 - The memory circuit has one or a plurality read ports, one or a plurality write ports, a cross talk glitch suppressor circuit to suppress a cross talk glitch between inner signal lines of each port, and a control means to control the capability of the cross talk glitch suppressor circuit.
１つ、もしくは複数の読み出しポート、及び１つ、もしくは複数の書き込みポートと、各ポートの内部信号線間のクロストークグリッチを抑制するクロストークグリッチ抑制回路と、前記クロストークグリッチ抑制回路の能力を制御する制御手段とを備えたものである。 - 特許庁 - The receiver has a function to record, for example, a receiving level, diversity antenna selection, control information, a transmitter number or the like from various control information from the transmitter in an internal storage device 20 or an external storage device 30 of a volatile memory or the like.
この受信機は、送信機からの各種の制御情報のうち、たとえば受信レベル、ダイバシティアンテナ選択、制御情報、送信機番号等を、不揮発性メモリ等の内部記憶装置２０または外部記憶装置３０に記録する機能を備えている。 - 特許庁 - Then the ISRC and the track number are recorded into the memory 17 when an identification signal of new information signals is confirmed and these information signals are duplicated with control of a recording control part 12 and a write encoding part 13.
複製時に、過去に同一の情報信号が、当該記録機で複製記録が実行されたか否かを保存された識別信号と、新たに複製記録しようとする情報信号の識別信号とを参照比較して、その参照結果に基づいて判定する。 - 特許庁 - A cam surface 32 engaged with an engagement projection 20 of the lock member 4 and a step part 33 engaged with a rear end part 34 of the control member 24 are formed on the cam member, and a distal end part 35 abutted on an inclination surface 25 of the memory member 5 is provided on the control member 24.
カム部材にはロック部材４の係合突起２０と係合するカム面３２と制御部材２４の後端部３４と係合する段部３３とを形成し、制御部材２４にはメモリー部材５の傾斜面２５に当接する先端部３５を備えている。 - 特許庁 - The semiconductor memory apparatus includes stack bank structure having at least two sub-banks continuously stacked without disconnection of data signal lines, and a control block arranged at one side of the stack bank structure to simultaneously control column-related signals of the sub-banks.
本発明の半導体メモリ装置 は、データ信号ラインの断絶なしに連続的にスタックされた少なくとも二つのサブバンクからなるスタックバンク構造体、及びスタックバンク構造体の一側に配置され、サブバンクのコラム関連信号を同時に制御するコントロールブロックを含む。 - 特許庁 - When the interruption processing request is received by a first request reception unit 11, a control unit 10 of the control module 1 accesses the memory unit 12 and reads out the interruption cause information, so as to recognize the interruption cause represented by the interruption cause information.
制御モジュール１の制御部１０は、第１要求受付部１１が割り込み処理の要求を受け付けたときに、記憶部１２をアクセスして、割り込み要因情報を読み出して、当該割り込み要因情報で表される割り込み要因を認識する。 - 特許庁 - In addition, along a changing display of a special image pattern after all the stored ball images of the special manner are displayed on the stock area 63, the game effect stored in the stock memory section 164 is carried out according to the control of a game effect control section 138.
そして、特別な態様の保留球画像の全てがストック領域６３に表示された後の特別図柄の変動表示に伴って、遊技演出制御部１３８の制御に基づいてストック記憶部１６４に記憶されている遊技演出が行われる。 - 特許庁 - To provide a bank control circuit if a RAM bus DRAM in which circuit area can be reduced by sharing one bank per two bank in a control circuit controlling respective memory bank and an address latch circuit.
それぞれのメモリバンクを制御する制御回路とアドレスラッチ回路を２個のバンク当り１個ずつ共有するようにすることにより、回路の面積を減少することができるラムバスＤＲＡＭのバンク制御回路及びこれを利用した半導体メモリ素子を提供する。 - 特許庁 - A CPU 1 reads a control parameter corresponding to a genre of a program selected by a demultiplexer 13 on the basis of a command of a user from a memory and controls signal processing by a video signal processing unit 16 and a video output section 18 on the basis of the control parameter.
CPU１は、デマルチプレクサ１３が、ユーザの指令に基づいて選択した番組のジャンルに対応する制御パラメータをメモリから読み出し、その制御パラメータに基づいて、映像信号処理装置１６および映像出力部１８における信号処理を制御する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
