「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 185 186 187 188 189 190 191 192 193 .... 274 275 次へ＞- To provide an article payment system, an article payment device, and an article payment instruction device, and their control method which enable efficient article payment and a computer-readable memory.
効率的な商品代金決済を行うことができる商品代金決済システム、商品代金決済装置、商品代金決済指示装置及びそれらの制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - The memory cell 100 comprises a word gate 14 formed on a semiconductor substrate 10 through a first gate insulation layer 12, impurity layers 16 and 18, and first and second sidewall-like control gates 20 and 30.
メモリセル１００は、半導体基板１０上に第１ゲート絶縁層１２を介して形成されたワードゲート１４と、不純物層１６，１８と、サイドウォール状の第１，第２コントロールゲート２０，３０とを有する。 - 特許庁 - The nuance or expression of a speaker visually expressed with an expression mark on a text is collated with an expressed mark and control value correspondence table stored in a memory 2 by an expression mark matching part 3.
テキスト上に表情記号で視覚的に表現した発言者のニュアンスや表情を、表情記号マッチング部３において、メモリ２に記憶されている表情記号・制御値対応表と照合する。 - 特許庁 - A buffering control part 3 reads from the sprite memory 1 image data which has the possibility of being used in bilinear filter processing and is not stored in the buffer 2 for drawing and stores the image data in the buffer 2 for drawing.
バッファリング制御部３は、バイリニアフィルタ処理に使用される可能性があり、かつ、描画用バッファ部２に格納されていない画像データをスプライトメモリ１から読み出し、描画用バッファ部２に格納する。 - 特許庁 - The plurality of computing bodies 100, 200, 300 have respective store control mechanisms 120, 220, 320 having the function of temporarily prohibiting data updates from the local memories 110, 210, 310 to the shared memory 30.
複数の計算主体１００，２００，３００の各々は、ローカルメモリ１１０，２１０，３１０から共有メモリ３０へのデータ更新を一時的に禁止する機能を持つストア制御機構１２０，２２０，３２０を備える。 - 特許庁 - A memory control & selector 103 divides image data into a plurality of image blocks, and distributes each image block to a first compression/decompression circuit 105-1 to Nth compression/decompression circuit 105-N.
メモリ管理＆セレクタ１０３は画像データを複数の画像ブロックに分割し、各画像ブロックを第１圧縮伸張回路１０５−１から第Ｎ圧縮伸張回路１０５−Ｎに振り分ける。 - 特許庁 - The driving part has a differential amplifier Amp for outputting a reading signal SO, a constant current load, and a control part 30 for executing the resistance changing operation and a direct verifying operation to the memory elements 21.
駆動部は、読み出し信号ＳＯを出力する差動アンプＡｍｐと、定電流負荷と、記憶素子２１に対して抵抗変化動作とダイレクトベリファイ動作とを実行する制御部３０とを有している。 - 特許庁 - When an operator selects either one of the loudspeaker mode, telephone mode, or automatic switching mode by an input unit 4, a control unit 5 obtains mode information corresponding to input information from the memory unit 6.
操作者が、入力部４により、拡声モード／電話モード／自動切換モードの何れかのモードを選択すると、制御部５が、メモリ部６より、入力された情報に対応するモード情報を取得する。 - 特許庁 - Furthermore, the control means 14 controls an encryption/ identification signal inserting means 15 to insert a specified encryption/ identification signal into an image signal read out from the memory means 12 in units of field.
さらに制御手段１４は、暗号化識別信号挿入手段１５を制御して、メモリ手段１２から読み出された画像信号にフィールド単位で所定の暗号化識別信号を挿入する。 - 特許庁 - The control means 20 fetches prescribed part data from a part data memory means 30 and the read part data are output in a projector 40 as an indication means.
制御手段２０は、キーボード１０からの入力により、所定の部品データを部品データ記憶手段３０から読み出すとともに読み出した部品データを表示手段としてのプロジェクター４０に出力する。 - 特許庁 - A non-volatile memory 39 provided in a control device 31 of the image forming apparatus 1 has an address book in which a facsimile number is registered correspondingly to the name of a transmission partner upon facsimile transmission.
画像形成装置１の制御装置３１に設けた不揮発性メモリ３９はファクシミリ送信するときの送信相手先の名称にファクシミリ番号を対応させて登録したアドレス帳を有する。 - 特許庁 - In a control LSI 12, a CPU core 21 which executes a program and an internal bus 27 to be used for the core 21 to perform access to a memory space are integrated on the same semiconductor substrate.
制御ＬＳＩ１２には、プログラムを実行するＣＰＵコア２１及びＣＰＵコア２１がメモリ空間をアクセスする際に使用する内部バス２７が同一の半導体基板上に集積されている。 - 特許庁 - A processor, which is processing means for executing a character recognition method, executes a control program stored in the memory so as to function as character recognizing means, address collation means and numeral determining means.
プロセッサは文字認識方法を実行する処理手段であり、メモリに格納された制御プログラムを実行することにより、文字認識手段、住所照合手段、数字判断手段として機能する。 - 特許庁 - A multimedia generator receives a control command and the program schedule information in the memory and displays part of the program schedule information in either a whole screen grid format or a split screen grid format.
マルチメディア発生器は制御コマンドとメモリの番組スケジュール情報を受信して、全画面グリッドフォーマットまたは分割画面グリッドフォーマットのいずれかで、番組スケジュール情報の一部を表示する。 - 特許庁 - To provide a memory interface control circuit for eliminating a data strobe signal DQS having a denormalized wave form due to noise and the like so as to be capable of normal data access without an increase in a circuit scale.
回路規模を増大させず、ノイズ等の影響により不正規な波形となったデータストローブ信号ＤＱＳを排除し、正常なデータアクセスを可能とするメモリインターフェイス制御回路の提供が望まれる。 - 特許庁 - This apparatus is provided with a pair of memory sub-array, and a control signal generating circuit outputting first and second refresh start signals in order within an operation time of an external refresh command responding to an internal refresh command.
１対のメモリサブアレイと、内部リフレッシュコマンドに応答して、外部リフレッシュコマンドの動作時間内に第１と第２のリフレッシュ起動信号を順番に出力する制御信号生成回路とを具備する。 - 特許庁 - At the time of start of writing data for a memory cell, voltage generation circuits 8, 9 supply gate voltage Vgint to a control gate, and supplies drain voltage Vd to a drain for a time tpWint.
メモリセルへのデータ書き込み開始時、電圧生成回路８，９は、制御ゲートにゲート電圧Ｖｇｉｎｔを供給すると共に、ドレインにドレイン電圧Ｖｄを時間ｔｐＷｉｎｔ供給する。 - 特許庁 - A luminance control unit 63 corrects the luminance based on the emission luminance of a LED 51 supplied from an emission luminance acquiring unit 64 and on a target luminance stored in a target luminance memory 14.
また、輝度調整部６３は、発光輝度取得部６４から供給されたLED５１の発光輝度と、目標輝度値メモリ１４に記憶されている目標輝度値とに基づいて、輝度補正処理を行う。 - 特許庁 - Open voltage for preventing that operation of the selected cell affects an adjacent memory cell storage site can be applied to a control gate of an adjacent cell being near the selected cell.
選択されるセルの動作が、隣接したメモリ・セル記憶サイトへ影響を及ぼさないようにする開放電圧は、選択されるセルのすぐ近くの隣接セルのコントロール・ゲートへ印加されることができる。 - 特許庁 - Writing/reading control means 50 and 60 on the operation side to which the priority is not set, perform writing/reading to/from continuous addresses before and after switching the memory means.
また、優先権の設定されていない動作側の書込みあるいは読出し制御手段５０,６０は、記憶手段の切替え前後で連続したアドレスへの書込みあるいは読出しを行うようにする。 - 特許庁 - The control device 20 calculates a gear shift pattern of the vehicle 10 with reference to a predetermined gear shift pattern (A map 21a) on the basis of an accelerator operating amount PA memorized in a memory 21 in advance.
制御装置２０は、そのメモリ２１に予め記憶されているアクセル操作量ＰＡに基づく所定の変速パターン（Ａマップ２１ａ）を参照しつつ車両１０の変速パターンを算出する。 - 特許庁 - To provide a memory control method that, when reading data from a SDRAM, can prevent malfunction due to wiring delay, and can correctly fetch the data read even if the access time varies.
ＳＤＲＡＭからデータを読み出す時に、配線遅延による誤動作を防止し、アクセスタイムにばらつきがある場合でも読み出したデータを正しく取り込むことができるメモリ制御方法を提供する。 - 特許庁 - The state data showing the state of the control equipment installed to the working machine having a plurality of models are acquired from the memory of a controller, and displayed on the display.
複数の機種をもつ作業機に装備されている制御機器の状態を示す状態データをコントローラのメモリから取得し、この状態データをディスプレイに表示させる機器状態データ表示プログラム。 - 特許庁 - This portable electronic equipment includes an operation part having a plurality of operation keys, a memory part for storing information, and a control part for setting a prescribed function, when one of the operation keys is operated by a prescribed operation.
携帯型電子機器は、複数の操作キーを有する操作部と、情報を記憶するメモリ部と、１つの操作キーが所定操作された際に、所定の機能設定を実現する制御部と、を備える。 - 特許庁 - A numerical controller fetches a reference correction coefficient A, a tool correction coefficient B and a precision correction coefficient C from an NC(numerical control) program and a memory (steps 61 to 64) to calculate a tool correction coefficient K (a step 65).
数値制御装置は、ＮＣプログラム及びメモリから基準補正係数Ａ、工具補正係数Ｂ、精度補正係数Ｃを取出し（ステップ６１〜６４）、工具補正係数Ｋを演算する（ステップ６５）。 - 特許庁 - To provide a cache control method capable of suppressing deterioration of processing performance even if receiving a large amount of data, when processing the received data by writing it in a cache memory.
受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できるキャッシュ制御方法を提供する。 - 特許庁 - In a transfer-source device 20, a master read control part 11 inputs pieces of data stored in successive addresses areas following a 1st address at a burst and the data are stored in a buffer memory 13.
転送元デバイス２０において第１アドレス値以降の連続するアドレス領域に記憶されている各データは、マスタリード制御部１１によりバースト入力され、バッファメモリ１３に格納される。 - 特許庁 - When the control signal instructing initiation of a camera function is sent from an operation part 24 during mail function initiation, a CPU 23 reads software for carrying out the camera function from a memory 25 and carries out the camera function.
メール機能起動中に操作部２４からカメラ機能の起動を指示する制御信号が送られてくると、ＣＰＵ２３はメモリ２５からカメラ機能を実行するためのソフトウェアを読み出し、実行する。 - 特許庁 - The control part 12 refers to a file allocation table 28 of the memory card 2, and checks the cluster where an APP1 exists in the DCF basic file by tracing a cluster chain from the start cluster (S12).
制御部１２は、メモリカード２のファイルアロケーションテーブル２８を参照し、前記開始クラスタからクラスタチェーンをたどって、当該ＤＣＦ基本ファイル中のＡＰＰ１が存在するクラスタを調べる（Ｓ１２）。 - 特許庁 - When an MPU issues a write instruction to an HDC, the HDC obtains the written data (b) from the volatile memory and writes the data to a magnetic storage medium 5 through a read/write control circuit.
ＭＰＵはＨＤＣに対して書き込み命令を発行すると、ＨＤＣは揮発性メモリーから書き込みデータｂを得て、リード／ライト制御回路を介して磁気記憶媒体５へ書き込みを行う。 - 特許庁 - A portable terminal 100 sends content information managed in a memory managing part 104 to another portable terminal by using short- range radio communication by a short-range radio control part 110.
携帯端末１００は、メモリ管理部１０４において管理しているコンテンツ情報を短距離無線制御部１１０により短距離無線通信を用いて他の携帯端末に対して送信する。 - 特許庁 - The information recording module includes a file log control part 217 for storing the file log management information in the nonvolatile memory, and controlling a specified physical block as a file log storage area, based on the information.
また、不揮発性メモリ内にファイルログ管理情報を格納し、その情報を元に特定の物理ブロックをファイルログ格納用領域として制御するファイルログ制御部を情報記録モジュールに設ける。 - 特許庁 - To provide a data output circuit and a control method of a semiconductor memory apparatus, of which the data output period is made to be reduced by reducing a layout area to simplify a circuit design.
レイアウト面積を減少させて回路設計を簡素化し、かつデータ出力時間を減少させられるようにした半導体記憶装置のデータ出力回路および制御方法を提供する。 - 特許庁 - The monitoring unit 3 has a unit control part 32 which conducts data processing on the basis of the switching-on information from the electronic type breaker, an indication circuit 33 and a memory device 35 which stores the result of the data processing.
監視ユニット３は、電子式ブレーカからの通電情報に基づいてデータ処理を行なうユニット制御部３２と、表示回路３３と、データ処理の結果を記憶するメモリ装置３５と、を有している。 - 特許庁 - A control gate electrode 22 of a non-volatile memory is formed in a hole formed in an inter-layer insulating film, and a hole 22a formed in the inter-layer insulating film on source/drain areas is made shallow.
不揮発性メモリの制御ゲート電極２２を、層間絶縁膜に形成される孔に形成する構造をとり、ソース及びドレイン領域上の層間絶縁膜に形成される孔２２ａを浅くする。 - 特許庁 - Each time the key DS1 is pressed down, a control circuit 8 sequentially reads out the programs stored in the memory device 9 for display, and repeatedly reads and displays programs until a program is selected.
このキーＤＳ１が押される度に、制御回路８はこのメモリ装置９に記憶された番組を順次読み出して表示し、番組が選択されるまで、読出と表示の動作を繰り返し実行する。 - 特許庁 - Before a next plane is subjected to a printing process after printing data of one plane is completely outputted to a printer control part, register changing data is read out from the line memory to change the set value of the register.
そして、プリンタ印刷部へ１プレーン分の印刷データを出力し終えて、次のプレーンの印字処理を行う前にラインメモリからレジスタ変更データを読み出し、レジスタの設定値を変更するようにする。 - 特許庁 - To provide a bank controller capable of executing excellent data communication processing between a FIFO memory of each processing part and a synchronous DRAM, an information processing device, an imaging device and a control method.
各処理部のＦＩＦＯメモリと同期型ＤＲＡＭとの間で良好なデータ通信処理の実行を可能とするバンクコントローラ、情報処理装置、撮像装置、および制御方法を提供する。 - 特許庁 - Also, the main control unit 18 transmits a mail attached with the image data in the prescribed format from an LAN I/F part 15 through an LAN 20 to the address of address information read from a non-volatile memory 17.
また、主制御部１８は、不揮発性メモリ１７から読み出した宛先情報のアドレスに、所定方式の画像データを添付したメールをＬＡＮＩ／Ｆ部１５からＬＡＮ２０を介して送信する。 - 特許庁 - A transistor in which a current flowing between a source and drain flows, for example, in a vertical direction to the semiconductor substrate is arranged as the memory transistor, and a transistor in which the current flows in a horizontal direction, is arranged as the control transistor.
ソースとドレインとの間に流れる電流が、例えば、半導体基板に対して垂直な方向となるものをメモリトランジスタとし、水平な方向となるものを制御用トランジスタとして配置した。 - 特許庁 - In a processor, first and second data 21, 22 are transferred to an arithmetic processing part 11 via first and second buses 12, 13 by first and second memory control parts 16, 17 in response to a request from the arithmetic processing part 11.
演算処理部１１からの要求に応じて、第１・第２のメモリ制御部１６，１７により、第１・第２のデータ２１，２２が第１・第２のバス１２，１３を介して演算処理部１１に転送される。 - 特許庁 - A control section, when it decides that the ID numbers coincide, checks whether a power volume corresponding to the ID number stored in the memory and a power volume to be supplied coincide (SP76).
制御部は、ＩＤ番号が一致していると判別すると、メモリに記憶しているＩＤ番号に対応する電力量と、供給する電力量とが一致しているか否かを照合する（ＳＰ７６）。 - 特許庁 - On receiving the command, the image processor 22 outputs an access signal AS, which is then inputted via connectors 23, 15 to the CGROM 11 and a control timer 12 on an evaluation memory board 1.
その指令を受けた画像プロセッサ２２は、アクセス信号ＡＳを出力し、その信号は、コネクタ２３，１５を介して、評価用メモリ基板１側のＣＧＲＯＭ１１及びコントロールタイマー１２に入力される。 - 特許庁 - To provide a game machine having a constitution capable of enriching the variation of prize winning condition without uselessly consuming the storage area of a memory and without excessively enlarging the control load of a CPU.
メモリの記憶領域を無闇に消費することなく、また、ＣＰＵの制御負担を過大化させることなく、当選状態のバリエーションを豊富化できる構成を有する遊技機を提供する。 - 特許庁 - The control part 10 successively transfers, in reference to the pointer information P_A and P_B, periodic transfer data D_A and non-periodic transfer data D_B read from the memory 3 to a communication bus 4.
制御部１０は、ポインタ情報Ｐ＿Ａ及びＰ＿Ｂをそれぞれ参照してメモリ３から読み出した周期転送用データＤ＿Ａ及び非周期転送用データＤ＿Ｂを、通信バス４へ順次転送する。 - 特許庁 - A control unit 200 identifies digital data in the acquisition memory 104 corresponding to the trigger event in the trigger list and displays waveform relating to the trigger event for the time interval on a display device.
制御ユニット２００は、トリガ・リスト中のトリガ・イベントに対応する取込みメモリ１０４中のデジタル・データを特定し、時間区間についてのトリガ・イベントに関する波形を表示デバイス上に表示する。 - 特許庁 - A decoding processing section 42 applies decoding processing according to coded data to received data stored in a received data memory 41 to acquire decoded data, and supplies its likelihood information to a control section 45.
復号処理部４２は、受信データメモリ４１に格納された受信データに、符号化データに準じた復号処理を適用し、復号データを得るとともに、その尤度情報を制御部４５に供給する。 - 特許庁 - The memory includes one or more data look-up tables including data pertaining to a control curve varying over time and being representative of one or more electrical parameters associated with the microwave antenna.
記憶装置は、時間とともに変化する制御曲線に関連し、かつ、マイクロ波アンテナと関連する１つ以上の電気的パラメータを表すデータを含む１つ以上のデータ参照表を含む。 - 特許庁 - A reception terminal unit 1 is equipped with: a renderer 12 for receiving content from broadcast waves; an external memory 14 for storing received content; and a control module 13 for calculating complementing communication start time.
この受信端末装置１は、放送波からコンテンツを受信するレンダラ１２と、受信コンテンツを蓄積する外部メモリ１４と、補完通信開始時間を計算する制御モジュール１３とを備える。 - 特許庁 - A nonvolatile semiconductor memory device is provided with a body layer 17 having a channel area embedded in a fin control gate electrode 12a with a block layer 13, the charge storage layer 14 and a tunnel oxide film 15 interposed sequentially.
ブロック層１３、電荷蓄積層１４およびトンネル酸化膜１５を順次介してフィン状の制御ゲート電極１２ａに埋め込まれたチャネル領域を有するボディ層１７を設ける。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
