「Control Memory」を含む例文一覧(13716)
＜前へ 1 2 .... 165 166 167 168 169 170 171 172 173 .... 274 275 次へ＞- The IP-PBX 1 is provided with a call control information master table for accommodating call control information of a control object terminal in a memory in a multimedia gateway controller 2, and protocol handlers 4-1 to 4-4 are provided on system bus 101 or an extended system 102 by the number corresponding to the scale of channels.
ＩＰ−ＰＢＸ１において、マルチメディア・ゲートウェイ・コントローラ２内のメモリ４に制御対象端末の呼制御情報を収容する呼制御情報マスタテーブルを備え、システムバス１０１ないし拡張されたシステム１０２上にプロトコルハンドラ４−１〜４−４を回線規模に応じた数だけ設ける。 - 特許庁 - The control section 10 has a control function that displays presence of the attached data onto a display device 9, stores the attached data to the storage memory 14 in response to an instruction by remote control of the viewer, sequentially displays each information included in the attached data onto the display device 9 and allows the transmission means 17 to transmit the attached data.
制御部１０は、付加データの存在をディスプレイ９に表示させ、視聴者の遠隔操作による指示に応じて、付加データを保存用メモリ１４に記憶させ、付加データに含まれる各情報をディスプレイ９に順次表示させ、付加データを送信手段１７から送信させる制御機能を有している。 - 特許庁 - A controller 10 acquires light emission start time control information from a light emission start setting memory 12a, controls a drive circuit 6 so as to increase a bias current S1 and a modulation current S2 from respective initial values, up to respective target values, on the basis of the acquired light emission start time control information, and then performs APC control.
コントローラ１０は、発光開始時制御情報を発光開始設定用メモリ１２ａから取得し、この取得した発光開始時制御情報に基づいてバイアス電流Ｓ１及び変調電流Ｓ２を初期値から各目標値に至るまで上昇させるよう駆動回路６を制御し、その後、ＡＰＣ制御を行う。 - 特許庁 - In the work clock setting apparatus provided with a reference input/output system 10 and a work clock generator IC 22, the work clock generator IC 22 is provided with a control logic unit 220, a phase lock circuit frequency development unit 222, a quartz oscillator unit 224, a frequency control unit 226, a memory unit 228, and a detection control unit 230.
基本入出力システム１０と、ワーク・クロック・ジェネレータＩＣ２２とを備え、その中では、ワーク・クロック・ジェネレータＩＣ２２には、さらに、コントロール・ロジック・ユニット２２０と、フェーズ・ロック回路周波数展開ユニット２２２と、石英オシレータ・ユニット２２４と、周波数コントロール・ユニット２２６と、メモリ・ユニット２２８と、検出コントロール・ユニット２３０とを備えている。 - 特許庁 - A control circuit 40 generates various command for a memory cell array 30 in accordance with an internal command control signal and an internal address signal outputted by input switching circuits 50, 52, 54 for switching an input source of a command control signal and an address signal between external terminals 14, 16, 18 and a BIST circuit 100.
コマンド制御信号およびアドレス信号の入力源を外部端子１４、１６、１８とＢＩＳＴ回路１００との間で切換えるための入力切換回路５０，５２，５４が出力する内部コマンド制御信号および内部アドレス信号に応じて、制御回路４０は、メモリセルアレイ３０に対する各種コマンドを生成する。 - 特許庁 - To provide a disk array system, a disk array device and a configuration restoration method for storing RAID information, resource information such as a controller state or an HDD state and various setting information or the like, while having control information in an internal cache memory, and for using the control information for the control of the disk array device.
内部のキャッシュメモリに制御情報を有し、制御情報にはＲＡＩＤ情報、コントローラ状態やＨＤＤ状態などのリソース情報、各種設定情報などを保持し、ディスクアレイ装置の制御に使用するディスクアレイシステム、ディスクアレイ装置および構成情報復帰方法を提供する。 - 特許庁 - A microcomputer, a high speed memory section 212 and a transfer control circuit are integrated in the same chip, a control circuit 616 arbiters an access from the microcomputer to a RAM 618, and an access from the transfer control circuit to the RAM 618 and the RAM 618 is accessed according to the arbitration result.
マイクロプロセッサ２１０、高速メモリ部２１２、転写制御回路２１４を同一チップに集積すると共に、マイクロプロセッサ２１０からＲＡＭ６１８に対するアクセスと転写制御回路２１４からＲＡＭ６１８に対するアクセスを制御回路６１６において調停し、この調停結果にしたがってＲＡＭ６１８をアクセスする。 - 特許庁 - In the light amount control unit 186, the average luminance value Ya of pixels in a specified area for each frame is calculated and compared with a reference luminance value Yr stored in a memory 190 in advance, and a diaphragm control signal is selected on the basis of the result of comparison and output to the control unit 167 of an illumination light unit 150.
光量制御部１８６では、１フレーム毎に指定エリア画素の平均輝度値Ｙａを算出し、予めメモリ１９０へ記憶されている基準輝度値Ｙｒと比較して、比較結果に基づいて絞り制御信号を選択し、照明光ユニット１５０の制御部１６７へ出力する。 - 特許庁 - The control part 19 reads control data stored in a memory 65 for intermittently supplying the chemical liquid at the time of mixing the chemical liquid and pure water in the supply tank 13 and controls the opening and closing operation of a solenoid valve 64 for the chemical liquid so as to intermittently supply the chemical liquid corresponding to the read-in control data.
制御部１９は、メモリ６５に記憶された供給タンク１３で薬液と純水を混合する際に行われる薬液を間欠的に供給するための制御データを読み込み、読み込まれた制御データに応じて薬液を間欠的に供給するように薬液用電磁弁６４の開閉動作を制御する。 - 特許庁 - In the camera in which a remote control device 12 can be contained inside the camera main body 1, back up power is fed from a power source 21 provided inside the remote control device 12 to the camera main body 1 (clock circuit 7 and memory 9) to hold specified information inside the camera main body 1 when the remote control device 12 is contained.
リモコン装置１２をカメラ本体１内に収納可能なカメラであって、リモコン装置１２が収納されているときに、リモコン装置１２内に設けられた電源２１からカメラ本体１（時計回路７、メモリ９）に、カメラ本体１内において所定情報を保持するためのバックアップ電力を供給する。 - 特許庁 - Access to the memories MEM1-MEMn is controlled by controlling a test sequence of the memories MEM1-MEMn by a test sequence control part 1 according to the test sequence setting from the outside, and by enabling/disabling chip enable signals CE1-CEn by a memory access control part 2 according to instructions from the test sequence control part 1.
テストシーケンス制御部１が、外部からのテストシーケンス設定に従ってメモリＭＥＭ１〜ＭＥＭｎのテストシーケンスを制御し、メモリアクセス制御部２が、テストシーケンス制御部１からの指示に従ってチップイネーブル信号ＣＥ１〜ＣＥｎの有効／無効を切り替え、メモリＭＥＭ１〜ＭＥＭｎへのアクセスを制御する。 - 特許庁 - A put-out control means 371A comprises a prize game medium pay-out control means 371a for executing the pay-out process for controlling a pay-out means 97A to pay out prize game media in the number specified by a pay-out command signal transmitting means 56d of a game control means 56A and stored in a volatile memory means 371b.
払出制御手段３７１Ａは、遊技制御手段５６Ａの払出指令信号送信手段５６ｄから指定され揮発性記憶手段３７１ｂに記憶された払出数の景品遊技媒体を、払出手段９７Ａを制御して払い出させる払出処理を実行する景品遊技媒体払出制御手段３７１ａを含む。 - 特許庁 - To provide a duplication control device which corrects multi-bit errors and performs a restoring operation of multi-bit errors during the continuing operation without stopping a controller when multi-bit errors in the memory part occur, and also to provide an automatic restoring method of the multi-bit errors in the memory part.
メモリ部の複数ビットエラーが発生した場合に、該コントローラの運転を停止させることなく継続させ、運転継続中に複数ビットエラーの修復作業を行なうことが可能な二重化制御装置、及びそのメモリの複数ビットエラーの自動修復方法を提供することを目的とする。 - 特許庁 - The receiver is also provided with a memory 11 for storing the frequency channel information representing the selected frequency channel, and a transmitting means for transmitting the frequency channel information stored in the memory 11 to control the frequency channel to be selected by a stationary television receiver 16.
また、前記選択された周波数チャンネルを表す周波数チャンネル情報を記憶するメモリ１１と、据え置き型テレビジョン受像器１６で選択される周波数チャンネルを制御するために、メモリ１１に記憶された前記周波数チャンネル情報を送信する送信手段を備える。 - 特許庁 - Therefore, since many XML data files can be processed and loaded at the same time, required memory of the system will be small, the reliability of the system and memory control will be improved and a process time from starting of the XML file process to the end of loading to the database will be shorter.
従って、多くのＸＭＬデータ・ファイルを同時に処理してロードすることができるので、システムの所要メモリは少なくなり、システムの信頼性とメモリ管理が向上し、ＸＭＬファイル処理の始めからデータベースへのロードの終わりまでの処理時間が短縮される。 - 特許庁 - To provide a method for driving memory display of a liquid crystal display element capable of displaying memory for a predetermined period by using a time constant circuit composed of equivalent static capacitance and equivalent resistance owned by a light control layer constituting a light scattering type liquid crystal.
光散乱型液晶を構成する調光層が固有に有する等価静電容量と等価抵抗による時定数回路を利用して、所定の時間メモリー表示をすることができる液晶表示素子のメモリー表示駆動方法を提供することを目的とする。 - 特許庁 - A vector instruction issuing part sorts a plurality of elements comprising the vector data to an element group and controls to start the tranferring the element group with all element out of the plurality of element groups read from the main memory by the memory access control part from the load buffer to the vector processing part.
ベクトル命令発行部は、ベクトルデータを構成する複数の要素を複数の要素群に分け、複数の要素群のうちで全ての要素がメモリアクセス制御部によりメインメモリから読み出された要素群に対して、ロードバッファからベクトル処理部への転送を開始するように制御する。 - 特許庁 - In this electronic control device 1, when software in a flash memory 17 of a microcomputer 3 is rewritten, an internal power supply voltage VD from a power supply circuit 7 to the microcomputer 3 is boosted by a charge pump type booster circuit 27 so that a voltage VP for rewrite to the flash memory 17 can be generated.
電子制御装置１では、マイコン３のフラッシュメモリ１７内のソフトウェアを書き換える場合には、チャージポンプ式の昇圧回路２７により、電源回路７からマイコン３への内部電源電圧ＶＤが昇圧されてフラッシュメモリ１７への書き換え用電圧ＶＰが生成される。 - 特許庁 - Also, when the image is moved except downward, the address selection part 14 selects a read address and a write address set by an address setting part 13, and the memory control part 15 controls the display picture memory 5 so that images in the destination are moved in order from the upper lines.
又、画像を下側以外に移動する際、アドレス選択部１４がアドレス設定部１３で設定された読み出しアドレス及び書き込みアドレスを選択し、移動先の画像が上側ラインから順に移動されるように、メモリ制御部１５が表示画面用メモリ５の制御を行う。 - 特許庁 - Corresponding to the difference between a transfer delay time of the supplied clock until it arrives at the memory module and the transfer delay time of the address signal or the control signal, the timing of the trigger clock is made to be faster than the timing of the leaf clock, so that the sufficient setup margin can be secured on the memory module side.
供給クロックのメモリモジュールまでの伝送遅延時間と，アドレス信号や制御信号の伝送遅延時間との差に対応して，トリガクロックのタイミングをリーフクロックのタイミングよりも早くすることで，メモリモジュール側で，十分なセットアップマージンを確保することができる。 - 特許庁 - To provide an IC card capable of reducing the time required for a data move process by reducing the number of control signals output for a move process by CPU than in the past when moving the data stored in the CPU and the IC card with a memory to the other region within the memory.
ＣＰＵとメモリを備えたＩＣカードに格納されたデータをメモリ内の他の領域に移動させる場合に、ＣＰＵが移動処理のために出力する制御信号を従来より減らしてデータ移動処理に要する時間を短縮しうるＩＣカードを提供する。 - 特許庁 - When a control signal is received through a radio communication part 101, and it is an instruction signal to instruct encryption processing to plaintext data stored in a data memory 109, the plaintext data are encrypted, and the encrypted data are stored in the data memory 109.
無線通信部１０１を介して制御信号を受信し、受信された制御信号が、データメモリ部１０９に記憶されている平文データに対して暗号化処理を行うことを指示する指示信号である場合、平文データを暗号化し、データメモリ部１０９に暗号化データを記憶させる。 - 特許庁 - The machine is also provided with a schedule table memory 32 previously storing plural kinds of schedule tables regulating the execution order of the selected working program and a loading means (execution control part 46) for loading one of the plural stored schedule tables to the memory 41.
さらに、選択した加工プログラムの実行順序を規定した複数種のスケジュールテーブルを予め記憶したスケジュールテーブルメモリ３２と、これに記憶された複数種のスケジュールテーブルの中から一のスケジュールテーブルをスケジュールテーブル実行メモリ４１にロードするロード手段（実行制御部４６）とを備える。 - 特許庁 - In a memory transfer control 10, first common data being common to all contents data recorded in a mini-disk 90 is developed in a cache memory 11, successively, related data related to contents data to be reproduced which is selected by a user is developed, contents data entity to be reproduced next is developed.
メモリ転送コントローラ１０は、ミニディスク９０に記録された全コンテンツデータに共通の共通データをキャッシュメモリ１１にまず展開し、続いて、ユーザによって選択された再生すべきコンテンツデータに関連する関連データを展開し、次に再生すべきコンテンツデータ実体を展開する。 - 特許庁 - When an address by which a memory 2 is accessed is inputted, a high level clock select signal S is outputted from an address decoder 11, and a frequency divider 12 is stopped, and a clock signal CK is supplied from a clock selector 13 to a bus control state machine 14 as a bus clock BCK so that the memory 2 can be controlled.
メモリ２がアクセスされるアドレスが入力されるとアドレスデコーダ１１からハイレベルのクロックセレクト信号Ｓが出力され、分周器１２が停止し、クロックセレクタ１３からクロック信号ＣＫがバスクロックＢＣＫとしてバス制御ステートマシン１４に供給され、メモリ２が制御される。 - 特許庁 - The specific maximum number of transfer cells and the number of cells having arrived so far are stored by virtual paths in a memory 2 and the number of arrival cells stored in the memory 2 are reset to 0 by a reset circuit 5 and a control circuit 6 at specific time intervals in different timings with respective virtual lines.
所定の最大転送セル数および現在までの到着セル数を仮想パス毎にメモリ２に記憶し、リセット回路５および制御回路６により各仮想回線について異なるタイミングで所定の時間周期毎にメモリ２に記憶された到着セル数を０にリセットする。 - 特許庁 - A time recorder 10 for outputting punch time data to a connected USB memory 100 is provided with: a control part 25 which authenticates whether the USB memory 100 is a legitimate device to receive the punch time data or not and determines whether to output the punch time data or not on the basis of the authentication result.
接続されたＵＳＢメモリ１００へ打刻データを出力可能なタイムレコーダ１０において、ＵＳＢメモリ１００が打刻データの正当な出力先であるか否かの認証を行い、認証結果に基づいて打刻データの出力の可否を決定する制御部２５を備えている。 - 特許庁 - When erasure instructions are continuously issued to at least two of flash memories 2_1 to 2_n, a main control part 1 makes a select signal line 74 transit to a flash memory 2X at an instruction issuing destination to a selected state via a memory IF part 3 and transmits the erasure instructions from a bus 73.
主制御部１は、フラッシュメモリ２_１〜２_ｎのうちの少なくとも２つに対し連続して消去命令を発行する場合、メモリＩＦ部３を介して、命令発行先のフラッシュメモリ２_ｘへのセレクト信号線７４を選択状態に遷移させて、消去命令をバス７３より送出する。 - 特許庁 - This communication module built-in memory card is provided with a remote communication setting means and a file access means, and configured to perform link control with a remote destination communication apparatus without transmitting a communication command from a host, and to read/write file data in the memory device of the card without using a bus between the host and the card.
通信モジュール内蔵型メモリカードに、リモート通信設定手段、ファイルアクセス手段を設け、ホストから通信コマンドを行うことなくカードのみでリモート先通信装置とのリンク制御を行い、さらには、ホスト・カード間のバスを経由せず、カードのメモリデバイスにファイルデータをリード・ライトすることができる。 - 特許庁 - To provide a digital magnetic recording and reproducing device that enhances the operability of recording a still picture on a digital magnetic recording tape onto a memory card and can continuously record the still picture on the digital magnetic recording tape onto the memory card with one operation with an excellent control means.
デジタル磁気記録テープの静止画を、メモリーカードに記録する時の操作性を改善し、１回の操作でデジタル磁気記録テープの静止画を連続してメモリーカードに記録することができる優れた制御手段を持つデジタル磁気記録再生装置を提供することを目的とする。 - 特許庁 - The circuit 34 supplies read addresses to a memory control circuit 32, so that the block image of a last frame indicated with the moving vector signal from the separating circuit 28 are read out of the memory 30 at a screen position moved by that moving vector for deficient frames among 60 frames per second.
回路３４は、毎秒６０フレームに不足するフレームについて、分離回路２８からの動きベクトル信号で指示された前フレームのブロック画像がその動きベクトルだけ移動した画面位置でメモリ３０から読み出されるようにメモリ制御回路３２に読み出しアドレスを供給する。 - 特許庁 - A CPU 24 erases a specified area of a nonvolatile memory 22 based on the control of the rewrite program stored in the SRAM 26, inputs the re-written data from the write device 60, stores it in the SRAM 26, and writes it in the specified area of the nonvolatile memory.
ＣＰＵ２４はＳＲＡＭ２６に格納された書き換えプログラムの制御に基づき、不揮発性メモリ２２の所定の領域を消去し、書き込み装置６０から書き換えデータを入力し、ＳＲＡＭ２６に格納してから不揮発性メモリの所定の領域に書き込む。 - 特許庁 - A semiconductor integrated circuit (1) does not use a nonvolatile memory connected to a common bus (5) and utilized for general purposes, but uses a nonvolatile memory cell (6) of a fuse circuit (7) connected to a dedicated signal line (9), to store control information for relieving defect or the like of circuit modules (2, 3).
半導体集積回路（１）は、回路モジュール（２，３）の欠陥救済等のための制御情報の記憶に、共通バス（５）に接続される汎用利用される不揮発性メモリを用いず、専用信号線（９）に接続されたヒューズ回路（７）の不揮発性メモリセル（６）を用いる。 - 特許庁 - Data to be stored in the memory 16 for printing is the data on illustrated image composited in the personal computer 1 and a printing processing to a sheet of recording paper is performed by transmitting the data from the memory 16 for printing to a printing control circuit by every piece of line data via a line buffer 17 in the thermal printer 3.
この印刷用メモリ１６に格納されるデータは、パーソナルコンピュータ１においてイラスト画像の合成処理が行われたデータであり、サーマルプリンタ３では印刷用メモリ１６からラインバッファ１７を介して１ラインデータづつ印刷制御回路に送り、記録紙への印刷処理を行う。 - 特許庁 - An image forming device is provided with a storage medium remaining capacity control means 14 for controlling the usable remaining capacity of the storage medium for storing image data and the memory shape setting means 16 for comparing usable remaining capacity with a given reference value and setting the memory shape of the image data in compliance with the comparison result.
画像データを記憶する記憶媒体の使用可能な残容量を管理する記憶媒体残容量管理手段（１４）と、使用可能な残容量と所定の基準値を比較して比較結果に応じて画像データの記憶形態を設定する記憶形態設定手段（１６）とを有する。 - 特許庁 - An image control section 15 repeats the resolution conversion applied to image data stored in a memory section 13 in response to a resolution request and the storage of the converted data to the memory section 13 again by the number of kinds of the resolutions included in destination information designated as destinations.
画像制御部１５は、メモリ部１３に蓄積された画像データを解像度要求に応じて解像度変換を行ない、再度メモリ部１３に蓄積することを送信先として指定された送信先情報に含まれる解像度の種類分だけ繰り返し行なう。 - 特許庁 - In a coupled copying job, after job information is interpreted in a control service 203 in a master unit, the coupled copying job generated at the master unit side is executed, by dividing the job to a process for storing images read by a scanner in an image memory, and into a process for transferring the image to the image memory in the slave unit.
連結コピージョブでは、親機側で発生した連結コピージョブは、親機のコントロールサービス２０３内でジョブ情報が解釈された後、スキャナで読み取った画像を画像メモリに蓄積するプロセスと画像を子機の画像メモリに転送するプロセスに分けて実行する。 - 特許庁 - Next, voltage applied to cells and a voltage applying time are set to changed second write-in conditions by write-in control section 10 in accordance with the time required for writing a whole memory cell of the first group, memory cells of the second group are successively selected and write-in is performed with this conditions.
次に、書込制御部１０により第１のグループのメモリセル全体の書き込みに要した時間に応じてセルヘの印加電圧、電圧印加時間を変更した第２の書き込み条件に設定し、この条件にて第２のグループのメモリセルを順次選択して書き込みを行う。 - 特許庁 - The semiconductor memory device has: bit lines; a plurality of memory cells connected to the bit lines; a precharge circuit of the bit line; a leak current detecting circuit of the bit line; and a precharge release timing control circuit for controlling precharge release timing of the precharge circuit depending on detected result of the leak current detecting circuit.
ビット線と、ビット線に接続された複数のメモリセルと、ビット線のプリチャージ回路と、ビット線のリーク電流検出回路と、リーク電流検出回路の検出結果によりプリチャージ回路のプリチャージ解除タイミングを制御するプリチャージ解除タイミング制御回路と、を有する。 - 特許庁 - A control part 70 compares the level of the vibration detected by the vibration detecting circuit 10 with the threshold value stored in the memory 20 and, when the level of the vibration detected is larger than the threshold value, receives the time when the vibration was detected from the clock 40 and stores the time into the memory 20.
制御部７０は、振動検出回路１０が検出した振動のレベルを、メモリ２０に記憶されているしきい値と比較し、検出された振動のレベルが、しきい値より大きい場合に、振動を検出した時刻を時計４０から取得してメモリ２０に記憶させる。 - 特許庁 - The electronic volume is thus provided and the memory is connected, then the memory finds the output level of the speaker from the input level of the microphone and the control part operates the electronic volume according to the output level of the speaker, so that the sound volume of the speaker can automatically be adjusted according to the ambient noise level.
電子ボリウムを備えたこと、メモリを接続したことにより、メモリがマイクの入力レベルからスピーカの出力レベルを求め、制御部がスピーカの出力レベルに応じて電子ボリウムを動作させることで周囲雑音レベルに応じてスピーカの音量を自動的に調整できるようにする。 - 特許庁 - Although a metal silicide film 21 is formed on the upper surface of the control gate electrode CG, no metal silicide films are formed on the upper surface 9a of the memory gate electrode MG, and a sidewall insulating film 13c of silicon oxide is formed on the upper surface 9a of the memory gate electrode MG.
制御ゲート電極ＣＧの上面には金属シリサイド膜２１が形成されているが、メモリゲート電極ＭＧの上面９ａには、金属シリサイド膜は形成されておらず、メモリゲート電極ＭＧの上面９ａ上に酸化シリコンの側壁絶縁膜１３ｃが形成されている。 - 特許庁 - This data transfer device has the buffer 108 between an image processor 2 and an image input/output device 3, and a common memory 4 common-accessed by them, performs control so that the buffer 108 is used for only specific access, and simultaneously controls data transfer to the common memory 108.
画像処理装置２および画像入出力装置３とそれらに共有アクセスされる共有のメモリ４間にバッファ１０８を具備し、特定のアクセスにのみバッファ１０８を使用するよう制御すると同時に共有のメモリ１０８へのデータ転送を制御する。 - 特許庁 - The card access control part 37 disallows the host device to write a file to the memory card 5 when some button of a console panel 3 is operated, i.e., when stand-alone printing wherein a JPEG image file is read in from the memory card 5 and printed is performed possibly performed.
カードアクセス制御部３７は、操作パネル３で何らかのボタン操作がされたとき、すなわち、メモリカード５からＪＰＥＧ画像ファイルが読み込まれて印刷されるというスタンドアロン印刷が行われる又は行われる可能性があるときは、ホスト装置７がメモリカード５にファイルを書き込めないようにする。 - 特許庁 - A control circuit 391 controls peripheral circuits such as a column decoder 290 so that input/output of data for testing specific operation of a plurality of memory cells included in a memory cell array 320 is performed when receiving a L level test mode signal TM and a H level test mode signal TM.
制御回路３９１は、Ｌレベルのテストモード信号ＴＭおよびＨレベルのテストモード信号ＴＭを受けると、メモリセルアレイ３２０に含まれる複数のメモリセルに特殊動作をテストするためのデータの入出力を行なうようにコラムデコーダ２９０等の周辺回路を制御する。 - 特許庁 - A compression propriety determination part 130 of an instruction issuing control unit 110 determines whether a memory access instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction accesses a plurality of element data within the bank width of a memory bank 210.
命令発行制御部１１０の圧縮可否判定部１３０は、命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるメモリアクセス命令が、メモリバンク２１０のバンク幅内の複数の要素データをアクセスするか否かを判定する。 - 特許庁 - To remove inconsistency of a digital signal between a feedback signal for detecting a position and an input signal into a PWM driving part for driving a shape memory alloy, when controlling the position of a control object by using an extending/contracting property of the shape memory alloy.
形状記憶合金が伸縮する性質を利用して制御対象の位置を制御する場合に、位置検出のためのフィードバック信号と、形状記憶合金を駆動するＰＷＭ駆動部への入力信号との間で、デジタル信号の不整合性を解消する。 - 特許庁 - The control unit 1 of the communication terminal 100 compares a proper noun extracted from data, which are transmitted by a communication unit 2, with nicknames that are produced from information stored in a memory dial 10, selects one of them as a partner's nickname, and registers it on the memory dial 10.
通信端末１００の制御部１は、通信部２を用いて送信するデータから抽出した固有名詞と、メモリダイヤル１０に格納する情報から生成したニックネームとを比較し、その中の一つを通信相手のニックネームとして選択し、メモリダイヤル１０に登録する。 - 特許庁 - A control circuit performs writing operation to memory cells of one page along a selection word line by applying a write pulse voltage to the selection word line, and then performs verification reading operation to confirm whether the data writing to the memory cells of the one page is completed.
制御回路は、選択ワード線に書き込みパルス電圧を印加することにより選択ワード線に沿った１ページのメモリセルに対する書き込み動作を実行した後、１ページのメモリセルに対するデータ書き込みが完了したか否かを確認するベリファイ読み出し動作を実行する。 - 特許庁 - To protect various important data such as printing quantity, the use amount of mechanism constituent parts, expendables, an adjusting value, the control value of a mechanism part, the logging of a use state and the like stored in the memory of a printer even at the time of replacement of the memory or at the time of destruction of data.
本発明は、プリンタ装置のメモリ内に記憶されている、印刷量、機構構成部品の使用量、消耗部品、調整値、機構部の制御値、使用状態のロギングなど多岐にわたる重要なデータを、メモリの交換時やデータの破壊時においてもメモリ内データを保護することを課題とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
