「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 127 128 129 130 131 132 133 134 135 .... 141 142 次へ＞- Since the data finish marker is at a low-frequency side by one coefficient position of a new EOB, a decoder side can discriminate an insertion bit "0" from a zero quantization representative value sequence under EOB (end of block) by detecting the data finish marker in sequentially decoding DCT coefficients from the low-frequency side.
データ終了マーカーは、新たなＥＯＢの１係数位置分低周波数側にあるから、復号側は、低周波数側から順次ＤＣＴ係数を復号化する際にデータ終了マーカーを検出することで、挿入ビット「０」とＥＯＢ（End of Block）以下のゼロ量子化代表値列とを区別できる。 - 特許庁 - A still picture reproduction section of an information source decoder reproduces the differential compression data separated from the moving picture compression data and composites the obtained differential image data with the image data low in resolution reproduced from the moving picture compression data to generate still picture data high in resolution.
情報源復号器の静止画像再生部では、動画像圧縮データから分離された差分圧縮データを再生し、得られた差分画像データと動画像圧縮データから再生された低解像度の画像データとを合成して、高解像度の静止画像データを生成する。 - 特許庁 - A receiving apparatus comprises an information decoder for decoding program associated information received together with video signals and audio signals, and a display control unit including a comparator for comparing a received program information quantity associated with a displayable information quantity, and sets a display format for program associated information to be displayed.
映像信号、音声信号と共に受信した番組関連情報を復号する情報デコーダと、受信した番組関連情報量と表示可能情報量とを比較する比較手段を有する表示制御部を備え、表示する番組関連情報の表示形式を設定する。 - 特許庁 - The image processing unit includes a decoder for extracting a frame image from the moving video image file and generating a frame bit map by converting the frame image to a bit map image, and a data processing unit for reducing the data amount of the frame bit map based on a prescribed condition.
そして、前記画像処理部は、動画ファイルからフレーム画像を抽出し、前記フレーム画像をビットマップ画像に変換してフレームビットマップを生成するデコーダと、前記フレームビットマップのデータ量を所定の条件に基づいて低減するデータ処理部とを有する構成である。 - 特許庁 - At the time of twin cell mode, the least significant bit RAD<0>, /RAD<0> of an internal row address signal corresponding to the most significant bit RA<11>, /RA<11> being not used in a row address signal are selected simultaneously by the row address decoder 26, and adjacent word lines 61, 62 and word lines 63, 64 are activated simultaneously.
ツインセルモード時、行アドレス信号において不使用となる最上位ビットＲＡ＜１１＞，／ＲＡ＜１１＞に対応する内部行アドレス信号の最下位ビットＲＡＤ＜０＞，／ＲＡＤ＜０＞が行アドレスデコーダ２６によって同時に選択され、隣接するワード線６１，６２およびワード線６３，６４が同時に活性化される。 - 特許庁 - The CPU 11 opens the data buss 14, by outputting the buss opening instruction to the decoder 13, when the interruption signal from the key switches SWs is input to the interruption terminal IRQ, and decides the location of the pushed key switch SW by detecting the operation signal of the key switch SW.
ＣＰＵ１１は、キースイッチＳＷからの割込信号が割込端子ＩＲＱに入力されると、バス開放指令をデコーダ１３に出力してデータバス１４を開放し、キースイッチＳＷの操作信号を検出して押下されたキースイッチＳＷの位置を判別する。 - 特許庁 - Secret data processing functions (a tuner 113, a descrambler 3, an MPEG2 decoder 115, and a display output part to a display part 1) are constructed on a PCI device 2 to be set in the same circuit, so that the secret data is prevented from being outputted onto the PCI bus 100 serving as the common bus inside the device.
秘匿データを処理する機能（チューナ１１３、デスクランブラ３、ＭＰＥＧ２デコーダ１１５、表示部１への表示出力部）を同一回路となるＰＣＩデバイス２上に構成し、装置内の共通バスとなるＰＣＩバス１００上に秘匿データが出力されないようにした。 - 特許庁 - Further, the decoder can control the processing logic so as that a number of lanes of parallel processing are defined based on the lane size, and the processing logic can execute the data processing operations to the data elements within each lane of parallel processing.
更に、デコーダは、前記レジスタの少なくとも１つにおいて、並列処理の多数のレーンをレーンサイズに基づいて定義するように処理ロジックを制御することができると共に、処理ロジックは、並列処理の各前記レーン内部のデータ要素に対するデータ処理操作を並列に実行することができる。 - 特許庁 - The decoder 11 decodes the selected digital video signal by the change-over switch 10 into the luminance signal Y and the color difference signals C.
また、リンクＳの１チャンネルのライン順次のディジタル映像信号とマルチプレクスされたディジタル映像信号とを、選択的に切り替える切り替えスイッチ１０を設け、デコーダ１１では、切り替えスイッチ１０により選択的に切り替えられたディジタル映像信号を輝度信号Ｙと色差信号Ｃに復号する。 - 特許庁 - The decoder 18 and the encoder 25 respectively delay the inputted video signal and audio signal and respectively output the video signal and the audio signal in accordance with the output synchronizing signal generated by the circuit 40.
この記録再生装置２は、ＮＴＳＣデコーダ１８及びＭＰＥＧオーディオエンコーダ２５は、入力されたビデオ信号及びオーディオ信号に遅延を与えて、上記同期制御回路４０で生成された出力同期信号に従ってビデオ信号及びオーディオ信号を出力する。 - 特許庁 - A lock mode generation circuit 29 outputs the automatic adjustment gain Kp_auto and Ki_auto of a loop filter 19 on the basis of frequency adjusted reproducing signals (e) from an equalizer 10, a SAM value from a viterbi decoder 12 and synchronized reproducing signals (f) which are filter output from an interpolation filter 24.
ロックモード生成回路２９は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とに基づいて、上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力する。 - 特許庁 - Predicting calculation is performed by pixel data of a prediction tap which is extracted by a prediction tap data generating part 5 and by the prediction coefficient set supplied from the ROM 8 so that the picture signal where the error is corrected is generated concerning the output picture signal of the decoder 1.
予測タップデータ生成部５で抽出された予測タップの画素データと、ＲＯＭ８から供給される予測係数セットとによる予測演算を行うことによって、復号器１の出力画像信号に対して、エラーが修整された画像信号が生成される。 - 特許庁 - The data processor comprises a data transmission and reception means for transmitting and receiving data with the external equipment; the HDD 111 accumulating data received from the external equipment; an encoder/decoder 127 for encoding and decoding the data; and a processing unit variable means capable of varying the processing unit of encoding/decoding.
外部機器とデータを送受信するデータ送受信手段と、前記外部機器より受信したデータを蓄積するＨＤＤ１１１と、前記データを暗復号する暗復号器１２７と、を有するデータ処理装置であって、暗復号の処理単位を可変可能とする処理単位可変手段を備える。 - 特許庁 - In a decoder 100, a data separator 110 separates AAC data and SBR data included in HE-ACC data, an AAC decoding unit 120 decodes the AAC data to output AAC output sound data, and a QMF analyzing filter 130 outputs low-frequency component data.
デコーダ１００は、データ分離部１１０がＨＥ−ＡＡＣデータに含まれるＡＡＣデータとＳＢＲデータとを分離し、ＡＡＣ復号部１２０がＡＡＣデータを復号化してＡＡＣ出力音データを出力し、ＱＭＦ分析フィルタ１３０が低域成分データを出力する。 - 特許庁 - On the other hand, when setting is made so that reproduction processing of the video signal is not performed (NO at S1) and indication of reproduction is given to the control part by a user, the control part decodes only A_PCK68 by the audio decoder, and reproduces only the voice signal (S3).
これに対して、映像信号の再生処理を行わないように設定されているときには（Ｓ１でＮＯ）、ユーザにより制御部に対して再生の指示が与えられると、制御部は、Ａ＿ＰＣＫ６８のみをオーディオデコーダによりデコードして、音声信号のみを再生する（Ｓ３）。 - 特許庁 - An information decoder decoding program-related information received with video signals and audio signals, and a display controller having a comparator comparing a received amount of the program-related information with an amount of display enable information are provided to set a display type of the program-related information to be displayed.
映像信号、音声信号と共に受信した番組関連情報を復号する情報デコーダと、受信した番組関連情報量と表示可能情報量とを比較する比較手段を有する表示制御部を備え、表示する番組関連情報の表示形式を設定する。 - 特許庁 - The image signal decoder 1 stores preceding frame data used for decode processing to frame memories 22a, 22b of a main memory 22 provided on a common section 20 and stores frame data used for motion compensation processing with high possibility to a motion compensation memory 14 provided on a decode processing section 10.
画像信号復号装置１は、復号処理に使用する前フレームデータを共通部２０に設けられたメインメモリ２２のフレームメモリ２２ａ，２２ｂに記憶すると共に、動き補償処理に使用する可能性の高いフレームデータを復号処理部１０に設けられた動き補償メモリ１４に記憶する。 - 特許庁 - Next, the processor 2 compares the acquired present time with the start time start_time and the continuing time duration in the EIT (schedule), creates program guide information including program information of a currently broadcasted channel designated by a user, and supplies the program guide information to a decoder 4.
次に、番組表処理部２は、取得した現在時刻と、EIT（schedule）中の開始時刻start_timeと継続時間durationとを比較して、ユーザによって指定されたチャンネルの現在放送中の番組情報を含む番組表情報を作成し、その番組表情報をデコーダ４へ供給する。 - 特許庁 - The kind of a disk is discriminated by a CPU 14 based on a signal read from a disk 1, signal processing such as decoding corresponding to an encoding code necessary during recording is carried out by an orthogonal transformation/Huffman code decoder 26 in accordance with the kind, and playback mode optimal for the optical disk is provided.
ディスク１から読み出される信号からディスクの種類をＣＰＵ１４が判別し、その種類に応じて必要な記録時のエンコードに対応したデコード処理などの信号処理を直交変換・ハフマン符号デコーダ２６で行い、その光ディスクに最適の再生モードを提供する。 - 特許庁 - A semiconductor integrated circuit 100 is provided with a test mode setting circuit 5 detecting a test mode, a row decoder 7 and a word driver 8 controlling activation of a word line of a memory cell array 6, and a RXTM generating circuit 15 generating a word line driving signal for driving a word line.
本発明に係る半導体集積回路１００は、テストモードを検知するテストモード設定回路５、メモリセルアレイ６のワード線の活性を制御するロウデコーダ７およびワードドライバ８、ならびにワード線を駆動するためのワード線駆動信号を発生するＲＸＴＭ発生回路１５を備える。 - 特許庁 - In a priority vector interrupt system, a priority vector interrupt unit 28 comprises a vector interrupt mask unit 40, a vector interrupt sampler unit 42, a vector interrupt priority filter unit 44, a vector interrupt reset unit 46, a vector interrupt decoder 48, a vector interrupt control unit 50, and a supervisor mode control unit 52.
優先ベクトル割り込みユニット２８は、ベクトル割り込みマスクユニット４０、ベクトル割り込みサンプラーユニット４２、ベクトル割り込み優先フィルターユニット４４、ベクトル割り込みリセットユニット４６、ベクトル割り込みデコーダ４８、ベクトル割り込み制御ユニット５０及びスパーバイザーモード制御ユニット５２から構成されている。 - 特許庁 - This device has a phase control circuit (1) which receives a clock signal and supplies a decoder clock signal from its output part, and further which is equipped with at least one adjustable divider (14) to be preferably placed at the input part of itself and having an adjustable division rate.
本装置は、クロック信号を受信してその出力部からデコーダクロック信号を供給し、さらに、位相制御回路（１）の入力部に配置されるのが望ましく、また、調整可能な分割比を有する少なくとも１つの調整可能ディバイダ（１４）を備える位相制御回路（１）を装備している。 - 特許庁 - To provide an image decoder that realizes a real time output of a moving picture and a simplified control circuit by revising output timing of line data from a CPU to an image inverse conversion processing section and an image conversion coefficient after minimizing the effect on image quality after image conversion.
画像変換後の画質への影響が最小限となるようにした上で、ＣＰＵから画像逆変換処理部へのラインデータの出力タイミングと画像変換係数を変更することにより、動画像のリアルタイム出力と制御回路の簡略化を実現する画像復号装置を実現する。 - 特許庁 - To provide a radio communication terminal and a radio communication method, for reducing delay by decoding processing and power consumption by controlling the number of repetition times of a decoder without deteriorating decoding characteristics, while restraining the power consumption according to the remaining amount of power that can be supplied to an own terminal.
自端末に供給可能な電力残量に応じて消費電力を抑えつつ、復号特性を劣化させないように復号器の繰返し回数を制御し、復号処理による遅延や消費電力を低減する無線通信端末及び通信制御方法を提供する。 - 特許庁 - Based on the digital signals of the outputs of the first, second and third reference voltage groups 21, 22, 23, the reference voltages Vrk, Vr(k+1), Vr(k+2) are made to input to a fourth sub-decoder which selects and outputs at least two voltages Vo1, Vo2, inclusive of overlap.
第１、第２、第３の参照電圧群２１、２２、２３の出力のデジタル信号に基づき参照電圧Ｖｒｋ、Ｖｒ（ｋ＋１）、Ｖｒ（ｋ＋２）を第４のサブでコーダに入力させ、重複も含めて少なくとも２個の電圧Ｖｏ１、Ｖｏ２を選択して出力する。 - 特許庁 - A shift register circuit 41, a latch circuit 42, a decoder 43, a control logic 44, a level shifter 45 and a switch circuit 46 select the ejection waveform element when recording is performed using that ejection pulse and select a pair of the potential lowering element and the potential raising element when recording is not performed.
また、シフトレジスタ回路４１、ラッチ回路４２、デコーダ４３、制御ロジック４４、レベルシフタ４５、及び、スイッチ回路４６は、この吐出パルスによって記録を行う場合には吐出波形要素を選択し、記録を行わない場合には電位下降要素と電位上昇要素とを対にして選択する。 - 特許庁 - An MPEG decoder 16 of a system 14 converts a bit stream of program data with high resolution recorded on a hard disk 15 into video data with low resolution and an MPEG encoder 17 converts the converted video data with low resolution into a bit stream and stores the bit stream on the hard disk 15.
システム１４はハードディスク１５に記録された高解像度の番組データのビットストリームをＭＰＥＧデコーダ１６で低解像度の映像データに変換し、この変換された低解像度の映像データをＭＰＥＧエンコーダ１７でビットストリームに変換してハードディスク１５に保存する。 - 特許庁 - A reception apparatus comprises: an information decoder for decoding program-associated information received together with video signals and audio signals; and a display control unit including a comparator for comparing a received program-associated information quantity with a displayable information quantity, and sets a display format for program-associated information to be displayed.
映像信号、音声信号と共に受信した番組関連情報を復号する情報デコーダと、受信した番組関連情報量と表示可能情報量とを比較する比較手段を有する表示制御部を備え、表示する番組関連情報の表示形式を設定する。 - 特許庁 - When the reproduction data of the storage device (15) is compressed data, the compressed data is temporarily stored in a RAM (12), decoded by a decoder (14), a PCM data piece is isolated, and the data piece is supplied to a PCM data buffer formed on a RAM (9) via a reproduction control microcomputer (7).
記憶装置（１５）の再生データが圧縮データの場合は、ＲＡＭ（１２）に一時記憶した後に、デコーダ（１４）でデコードしてＰＣＭデータ断片を切り出し、再生制御マイコン（７）を経由して、ＲＡＭ（９）上に構成するＰＣＭデータバッファに同データ断片を供給する。 - 特許庁 - A bar code decoder 314 decodes a bar code 11 on the basis of pixel data in a prescribed position of each of images obtained by consecutive photographing of the imaging part 310 when the imaging part 310 moves relatively to the bar code 11 printed on the surface to be photographed.
バーコードデコーダ３１４は、撮像部３１０が被撮影面に印刷されたバーコード１１に対して相対的に移動している時に、撮像部３１０による連続した撮影により得られた各画像中の所定位置のピクセルデータに基づいて、バーコード１１を解読する。 - 特許庁 - The encoder (21) has an encoding unit (26) connected to an intermediate memory (27), a control data decoder (30) connected to the unit (26), memory (27), and an image compositer (32), and the compositer (32) which receives and transmits data from and to the memory (27).
エンコーダ（２１）は、中間メモリ（２７）に接続されている符号化ユニット（２６）と、符号化ユニット（２６）および中間メモリ（２７）並びに画像合成器（３２）に接続されている制御データデコーダ（３０）と、中間メモリ（２７）からデータを受け、データを中間メモリ（２７）に送る前記画像合成器（３２）とを有している。 - 特許庁 - An ON-dot decoder 28 generates a new thinning pattern other than the fundamental gradation by repeating an operation determining whether a dot which is indicated by a line count value and a dot count value is to be turned ON or OFF for every dot unit by referring the fundamental gradation display patterns.
ＯＮドットデコーダ２８はライン計数値、ドット計数値によって示されるドットを基本階調表示パターンを参照することによってＯＮするかＯＦＦするかをドット単位毎に決定する動作を繰り返すことによって基本階調以外の新たな間引きパターンを生成する。 - 特許庁 - An MPEG video control section 5 decides a frame memory number to store decoded pictures and a frame memory number used for decoding based on a video synchronizing signal 18 from a video synchronizing signal generating section 4 and a picture type signal 20 from a variable length code decoder VLD for each stream.
ＭＥＰＧビデオ制御部５は、ビデオ同期信号発生部４からのビデオ同期信号１８と、可変長符号復号器ＶＬＤからのピクチャタイプ信号２０とにより、ストリームごとに、復号したピクチャを格納すべきフレームメモリ番号と復号に使用するフレームメモリ番号とを決定する。 - 特許庁 - In this case, the SD and the HD use a common memory area and change the start address and end address of a read pointer and a write pointer in response to the revision of the memory map so as to avoid data outputted to a decoder selection circuit 5 from becoming discontinuous.
この場合には、ＳＤとＨＤとで共通のメモリ領域を用いると共に、リードポインタ及びライトポインタの開始アドレス及び終了アドレスをメモリマップの変更に応じて変更することにより、デコーダ選択回路５に出力されるデータが不連続とならないようにする。 - 特許庁 - In the headphone type music reproducing device 3100, a memory card 209 is removably provided to a headphone main body 3100A that is mounted on an ear of a user to listen to the music, a music data decoder 211 is used to reproduce the music on the basis of music data stored in the memory card 209.
ヘッドホン型音楽再生装置３１００は、使用者の耳に装着して音楽を聴取可能なヘッドホン本体３１００Ａに着脱可能にメモリカード２０９を設け、音楽データ復号器２１１において当該メモリカード２０９に記憶されている音楽データに基づいて音楽を再生する。 - 特許庁 - At the time, the input part of the variable length code table decoder for the DC components and the output part of the second code are provided with a multiplexer and selection is made on the basis of the output of an intra-block final code detection part for detecting whether or not the first code is the final code.
その際、当該直流成分用の可変長符号テーブルデコーダの入力部及び２つ目の符号の出力部にマルチプレクサを設け、１つ目の符号が最終符号であったか否かを検出するブロック内最終符号検出部の出力に基づいて選択するようにする。 - 特許庁 - To provide a decoder, its control method, a coding/decoding apparatus, a control method of the apparatus and an image processor capable of switching channels even if code input is stopped at some midpoint in a line.
ライン途中において符号入力が停止した場合でも、チャネル切替が可能である復号化装置および復号化装置の制御方法および符号化復号化装置および符号化復号化装置の制御方法および画像処理装置を提供することを目的としている。 - 特許庁 - The reproducing device 100 is equipped with an optical head 11, a reproduced signal amplifying circuit 12, a servo circuit 13, a servo mechanism 14, a spindle motor 15, a differentiator 16, a decoder 17, a control circuit 18, a magnetic head driving circuit 19, a liquid crystal driving circuit 20, a laser driving circuit 21, and a magnetic head 22.
再生装置１００は、光学ヘッド１１と、再生信号増幅回路１２と、サーボ回路１３と、サーボ機構１４と、スピンドルモータ１５と、差分器１６と、復号器１７と、制御回路１８と、磁気ヘッド駆動回路１９、液晶駆動回路２０と、レーザ駆動回路２１と、磁気ヘッド２２とを備える。 - 特許庁 - The switching control circuit 10 is constituted of a control operator part 11, a switching pulse generator 12, a pulse coder 13, and a transmitter 14, and the power conversion circuit 20 is constituted of a receiver 21, a pulse decoder 22, a power converter 23, and a received signal determining section 24.
スイッチング制御回路１０は、制御演算部１１、スイッチングパルス発生部１２、パルス符号化部１３、および送信部１４から構成され、電力変換回路２０は、受信部２１、パルス復元部２２、電力変換部２３、および受信信号判定部２４から構成されている。 - 特許庁 - When the instruction is the two-address two-branch instruction or the three-address four-branch instruction, an input selector 3 sets an input variable in an input register 4 and an instruction decoder 9 selects the address information of the instruction memory 7 to be a jumped destination on the basis of the set value and sets the selected address information in the program counter 10.
命令デコーダ９は、２アドレス２分岐命令又は３アドレス４分岐命令の場合、入力セレクタ３で入力変数を入力レジスタ４に設定し、この値に基づきジャンプ先の命令メモリ７のアドレス情報を選択しプログラムカウンタ１０に設定する。 - 特許庁 - An MPU 10 of this sound processor in response to an instruction of sound adjustment uses a memory control circuit 40 to allow a memory 38 to capture output soun data of a sound decoder 36, throws a switch 42 to a position of a B contact, and allows an OSD circuit 28 to output a sound signal on a voice adjustment menu.
音声調整の指示に応じて、ＭＰＵ１０はメモリ制御回路４０により音声デコーダ３６の出力音声データをメモリ３８に取り込ませ、スイッチ４２をＢ接点側に切り替え、ＯＳＤ回路２８に音声調整画面の映像信号を出力させる。 - 特許庁 - The basic constitution of a video camera comprises an image pickup means 4, a CODEC (coder-decoder) means 5, a storage means 3, and a system controller 1, the video camera is connected to a network by a network connection means 9 and an image information file is transmitted/received between the video camera and a connection destination under the control of the system controller 1.
撮像手段１、コーデック手段２、ストレージ手段４、システムコントローラ６によりビデオカメラを基本構成し、ネットワーク接続手段５によりネットワークに接続し、システムコントローラ６の制御により画像情報ファイルを本装置と接続先との間で交換する。 - 特許庁 - The decoder includes a comparator 1 that receives a reception signal IN, a probability integrator 2 that receives an output of the comparator 1 and outputs an integration variable S, and a threshold value controller 3 that receives the integration variable S from the probability integrator 2 and gives a threshold value to the comparator 1.
復号装置は、受信信号ＩＮが入力される比較器１と、比較器１の出力を受け取り、積算値変数Ｓを出力する確率積算器２と、確率積算器２から積算値変数Ｓを受け取るとともに、比較器１にしきい値を渡すしきい値制御器３とを有している。 - 特許庁 - An estimator 13 hierarchically combining an easy evaluating function and a strict evaluating function estimate a prediction mode of a second encoding system, using the code information from the extractor 11 and the pixel information from the decoder 12 and utilizing an edge direction determined on a frequency region.
推定部13は、抽出部11からの符号情報と復号部12からの画素情報を用い、周波数領域上で判定したエッジ方向を利用し、簡易的な評価関数と厳密な評価関数を階層的に組み合わせて第２の符号化方式の予測モードを推定する。 - 特許庁 - A photocurrent from the light receiving element 4 is photoelectrically converted by a photoelectric conversion circuit 5, the gain to be set is recognized by a discrimination circuit 6, a reference voltage source 7, and a decoder 8, and a gain setting circuit 9 performs setting to an electronic volume 13 of the photoelectric conversion circuit 5.
受光素子４からの光電流は光電変換回路５で光電変換され、弁別回路６、基準電圧源７およびデコーダ８で前記設定すべきゲインが認識され、ゲイン設定回路９が前記光電変換回路５の電子ボリウム１３に設定する。 - 特許庁 - A second row system decoder activates a row same as a row specified one cycle before and the write driver WDR of the parity part outputs the parity to the bit line pair WBLP for writing when any column is instructed to perform writing at one cycle before.
第２ロウ系デコーダ１９は、１サイクル前で指定された行と同一行のワード線ＰＷＬを活性化させ、パリティ部の書込みドライバＷＤＲは、１サイクル前にいずれかの列が書込みを指示されたときに、パリティを書込み用ビット線対ＷＢＬＰに出力する。 - 特許庁 - The processor 4 selects the transport stream among transport streams sent from the front end 1 to 3, that stream is mainly responded to the TV channels for receiving and responded to the three TV channels adjacent to each other, and retrieves an elementary stream so as to send to a first to a third MPEG decoder 5 to 7.
受信選択制御処理部４は、第１から第３のフロントエンド部１〜３より送られたトランスポートストリームのうち、受像するテレビチャンネルに対応するものを中心に、隣接する３つのテレビチャンネルに対応するものを選択し、エレメンタリーストリームを抽出して第１から第３のＭＰＥＧデコーダ５〜７に送る。 - 特許庁 - An encoding parameter multiplex device 103 multiplexes a present encoding parameter and an encoding parameter of plural generations, included in history information supplied by a history decoding device 104 into video data supplied by a decoder 102 and outputs them as a digital video signal of a base band to an encoding parameter separation device 105.
符号化パラメータ多重装置１０３は、現符号化パラメータと履歴復号装置１０４より供給される履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁 - The decoding device 10 for applying decoding processing to stream data having multiplexed packet data includes an error processor 22, for detecting an error of fixed length packet data separated from the stream data, and adding error information indicating the presence or absence of the error to the packet data; and a decoder 30 for executing decoding processing of the packet data.
パケットデータが多重化されたストリームデータに対してデコード処理を行うためのデコード装置１０は、ストリームデータから分離された固定長のパケットデータのエラーを検出し、エラーの有無を示すエラー情報を該パケットデータに付加するエラー処理部２２と、パケットデータのデコード処理を行うためのデコーダ３０とを含む。 - 特許庁 - Furthermore, a row decoder enable signal RDENT and the sense amplifier enable signal and the bit line precharge signal SAET are held at low level, generated by a 4th delay circuit 110, after a rising edge of the clock signal CLK so as to obtain the timing of precharging the couple of bit lines BL and /BL.
また、クロック信号ＣＬＫの立ち上がりエッジから、第４の遅延回路１１０により生成された遅延時間後に、ローデコーダイネ−ブル信号ＲＤＥＮＴ及びセンスアンプイネーブル信号兼ビット線プリチャージ信号ＳＡＥＴをローレベルにすることにより、ビット線対ＢＬ，／ＢＬをプリチャージするタイミングを得る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
