「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 130 131 132 133 134 135 136 137 138 .... 141 142 次へ＞- The system includes: at least one set-top box including a decoder for decoding signals in a reference format and generating a control signal for performing the PIP function; and a multimedia matching device 203 for receiving multimedia signals in various formats from a broadcast communication network, processing the received signals into signals with the reference format responsive to the control signal.
基準フォーマットの信号をデコーディングする復号器を含み、PIPを遂行するための制御信号を生成する一以上のセットトップボックスと、放送通信網から種々のフォーマットのマルチメディア信号を受信し、該受信信号を、制御信号に応答して基準フォーマットに処理するマルチメディア整合装置203とを含む。 - 特許庁 - The system is provided with an instruction decoder 400 for decoding a vector instruction expressing a data processing operation sequence, an execution unit 430 including plural pipeline steps for executing the sequence and an exceptional register 420 for storing an exception attribute indicating which data processing operation in the sequence is decided as an exceptional operation.
データ処理オペレーションの系列を表現するベクトル命令を復号する命令復号器（４００）、系列実行のための複数のパイプライン段を含む実行ユニット（４３０）、例外オペレーションに関連し、系列のどのデータ処理オペレーションが例外オペレーションと判定されたかを示す例外属性を記憶する例外レジスタ（４２０）を設ける。 - 特許庁 - When a CM skip mode is selected by a CM skip selector 11, when the video/audio data recorded on a recording medium 5 are reproduced, an MPU 7 skips the data recorded on an address with a code added for answering to the CM to supply the data with the code added for answering to a program to an MPEG(moving picture expert group) decoder 8.
ＣＭスキップ選択器１１により、ＣＭスキップモードが選択されている場合、記録媒体５に記録された映像・音声データを再生する際、ＭＰＵ７は、ＣＭに対応するコードが付加されたアドレスに記録されているデータをスキップし、番組に対応するコードが付加されたデータをＭＰＥＧデコーダ８に供給させる。 - 特許庁 - The media player 100 is connected to a communication network 80 and includes a nonvolatile memory 120, a volatile memory 130, a driver 140, and an input port 150 and an output port 152 and receives a media file including an encoded media stream 94 and a general decoder 92 through the communication network.
メディアプレーヤー１００は、通信網８０に接続されて、プロセッサ１１０と、不揮発性メモリ１２０と、揮発性メモリ１３０と、ドライバ１４０と、入力ポート１５０と出力ポート１５２と、を含み、通信網を介して、符号化されたメディアストリーム９４と汎用デコーダ９２とを含むメディアファイルを受信する。 - 特許庁 - In the counter circuit 30, a conversion decoder 32 converts ejection amount data fetched in four bits to four-bit data correlated beforehand to either one of a plurality of counters 43a-43d, 53a-53d, the converted data is output to the respective counters, and the eight counters provided in the counter circuit 30 count the ejection amounts of inks.
カウンタ回路３０は、４ビットで入力した吐出量データから複数のカウンタ４３ａ〜４３ｄ，５３ａ〜５３ｄのうちいずれか１つに予め対応付けられた４ビットのデータへ変換デコーダ３２で変換し、この変換したデータを各々のカウンタへ出力してインク吐出量を８個設けられたカウンタによりカウントする。 - 特許庁 - A receiving-data analyzer 41 analyzes a receiving data from a receiving-data separator 21, and determines whether or not receiving data are placed on any line of a screen and on any sub-band while confirming the excess of a threshold value of the missing data in the receiving data on the basis of a decoding information from a receiving-data decoder 25.
受信データ解析部４１は、受信データ分離部２１からの受信データを解析し、受信データが画面のどのラインで、かつ、どのサブバンドに位置するかを把握するとともに、受信データ復号部２５からのデコード情報に基づいて、受信データのうちの欠落データが閾値を超えているかを確認する。 - 特許庁 - At the time of a burn-in test or at the time of a stress test, row decode-signals RD0-RD15 are outputted simultaneously from a row decoder section 9 of each block, each word line drive timing control signal generating circuit 17 generates row post decode-signals RPD0-RPD15 to which the row decode signals RD0-RD15 are delayed in order.
バーンイン試験時又はストレス試験時には、各ブロックのロウデコーダ部９からロウデコード信号ＲＤ０〜ＲＤ１５が同時に出力されるが、各ワード線駆動タイミング制御信号発生回路１７は前記ロウデコード信号ＲＤ０〜ＲＤ１５を順番に遅延したロウポストデコード信号ＲＰＤ０〜ＲＰＤ１５を発生する。 - 特許庁 - A regenerative signal which is read from an optical disk medium 1 by an optical pickup circuit 2 and equalized by a pre-equalizer circuit 20, is digitized by an A/D converter 3, equalized to a predetermined PR signal by a PR equalizer circuit 4 after a DC component is removed therefrom by a DC feedback circuit 6, and decoded by a most-likelihood decoder circuit 5.
光ピックアップ回路２により光ディスク媒体１から読み出され、前置等化回路２０で等化された再生信号は、Ａ／Ｄ変換器３によりデジタル化され、ＤＣ帰還回路６でＤＣ成分が除去され、ＰＲ等化回路４で所定のＰＲ信号に等化され、最尤復号回路５により復号される。 - 特許庁 - Also, this instruction code decoding device is provided with selectors 3 and 4 and an inverter 20 and OR circuits 8 and 9 as decoder means for instruction decoders 21, 22, 23, and 24, and either the first or second instruction set constituted of the instruction decoders 21, 22, 23, and 24 is controlled to be valid according to the instruction map selection signal 15.
また、命令デコーダ２１，２２，２３，２４に対するデコーダ設定手段としてセレクタ３，４と、インバータ２０と、ＯＲ回路８，９とを設け、命令マップ選択信号１５に応じて命令デコーダ２１，２２，２３，２４により構成される第１若しくは第２の命令セットのいずれか一方が有効となるように制御する。 - 特許庁 - When executing bmov instruction for transferring the content of a source bit in a specified general-purpose register (rn) and if the both are specified as the same bit, a decoder of a CPU executes a processing of transferring the content of a carry flag [C] disposed in a condition code register to a destination bit of the register (rn).
ＣＰＵのデコーダは、指定した汎用レジスタｒｎ内でソースビットの内容をデスティネーションビットに転送するｂｍｏｖ命令を実行する際に、双方が同じビットに指定されている場合は、コンディションコードレジスタ内に配置されるキャリーフラグ［Ｃ］の内容を、レジスタｒｎのデスティネーションビットに転送する処理を実行する。 - 特許庁 - Each memory bank 11 includes: memory cell arrays 15; a plurality of bit lines disposed on the memory arrays 15; a selection section 19 receiving addresses from each of the first and second input sections 12 to produce local address for selecting the bit line by using the addresses; and a column decoder 17 for selecting the bit line by using the local address.
各メモリバンク１１は、メモリセルアレイ１５と、メモリセルアレイ１５に配設された複数のビット線と、第１及び第２の入力部１２それぞれからアドレスを受け、かつアドレスを用いてビット線を選択するためのローカルアドレスを生成する選択部１９と、ローカルアドレスを用いてビット線を選択するカラムデコーダ１７とを含む。 - 特許庁 - An obtained output image is a monochromatic JPEG image 4 having the color difference components concealed, and this image is inputted to a JPEG decoder 7 with an electronic watermark function, and the electronic watermarking of color difference signals is released in accordance with an electronic watermark release rule specified in the key file 3, whereby a color image 8 is restored.
得られた出力画像は、色差成分が隠されたモノクロＪＰＥＧ画像４となり、これを電子透かし解除機能付ＪＰＥＧデコーダ７に入力し、キーファイル３に特定されている電子透かし解除ルールに従って色差信号の電子透かしを解除すると、カラー画像８が復元される。 - 特許庁 - The storage devices is provided with a command decoder 1 for decoding an external command input COM and for detecting the command for performing the initial mode setting, and a delay circuit 3a for delaying the start timing of the bit line sensing in a memory core 4, relative to the normal operation, when the command for performing the initial mode setting is detected.
外部からのコマンド入力ＣＯＭをデコードし、初期モード設定を行うためのコマンドを検知するコマンドデコーダ１、及び初期モード設定を行うためのコマンドが検知された場合、メモリコア４におけるビット線センスの開始タイミングを通常動作時と比して遅延させる遅延回路３ａを備える。 - 特許庁 - The outside of these memory cell blocks is provided with a row decoder 3, a redundant address program fuse circuit 10 in which the column address of a defective memory cell is programmed and a selecting means 22 to select and output either of a regular data line 14 or a redundant data line 15 according to the output of the redundant address program fuse circuit 10.
これらメモリセルブロックの外部にはローデコーダ３と、前記不良メモリセルのカラムアドレスがプログラムされる冗長アドレスプログラムフューズ回路１０と、前記冗長アドレスプログラムフューズ回路の出力に応じて、レギュラーデータライン１４と冗長データライン１５の一方を選択して出力する選択手段２２とが設けられる。 - 特許庁 - A DVD player 1 includes: an optical pickup 2 for reading data from a DVD 10; a decoder 3 for decoding the read data to generate a video signal and an audio signal; a CPU 5 for controlling each part of the DVD player 1; and a memory 6 for storing a time code indicating positional information of each frame in moving image contents.
ＤＶＤプレイヤ１は、ＤＶＤ１０からデータを読み取る光ピックアップ２と、読取ったデータを復号し、映像信号及び音声信号を生成するデコーダ部３と、プレーヤ１各部を制御するＣＰＵ５と、動画コンテンツ中での各フレームの位置情報を示すタイムコードを記憶するメモリ６とを備える。 - 特許庁 - When starting playback of a TS from a recording medium and when switching between trick play and normal play, a playback system for outputting a stream at the timing similar to input timing in recording, and a playback system for monitoring the amount of data stored in a buffer of a decoder to control the stream output in accordance with the amount of data are appropriately selected.
記録媒体からのTS再生開始時、および特殊再生と通常再生を切り換える際に、記録時の入力タイミングと同様なタイミングでストリーム出力を行う再生方式と、デコーダのバッファに蓄積されたデータ量を監視し、それに合わせてストリーム出力を制御する再生方式とを適宜使い分ける。 - 特許庁 - A splatter filter 6 used on the transmission side of the radio communication equipment equipped with an audio transmitting/receiving means and a data transmitting/receiving means composed of a minimum shift keying modem (MSK modem) is switched and connected as a filter of an MSK decoder 14 on the reception side during reception in order to perform transmitting and receiving of data.
音声およびデータの送受信をするため、音声送受信手段とミニマム・シフト・キーイング・モデム（ＭＳＫモデム）によるデータ送受信手段とを備えた無線通信機の送信側に用いられているスプラッタフィルター６が、受信時に受信側のＭＳＫデコーダー１４のフィルターとして切り替え接続されている。 - 特許庁 - A target code amount of one or more predetermined pictures intended to be displayed at a time before the picture I without being encoded yet within pictures encoded by using the picture I as a reference picture, is determined at a value without disrupting a decoder buffer, and the predetermined pictures are encoded with the target code amount by an encoding part 45.
Ｉピクチャを参照ピクチャとして符号化するピクチャのうち、そのＩピクチャより前の時間で表示したいピクチャで、まだ符号化していない一又は二以上の所定のピクチャの目標符号量を、デコーダバッファが破綻しない値に決定し、その目標符号量で所定のピクチャを符号化部４５により符号化させる。 - 特許庁 - When a CPU 1 having the data bus size of 16 bits tries to read all the data outputted from a free run timer 5 having the data bus size of 32 bits, in read access for the CPU 1 to read high-order 16 bits, an address decoder 3 holds low-order 16 bits outputted by the free run timer 5 in a register 23.
データバスサイズが１６ビットのＣＰＵ１が、データバスサイズ３２ビットのフリーランタイマ５より出力されるデータを全て読み出そうとする場合、アドレスデコーダ３は、ＣＰＵ１が上位側１６ビットを読み出すリードアクセスにおいて、フリーランタイマ５が出力する下位１６ビットのデータをレジスタ２３によって保持させる。 - 特許庁 - A decoder 30 is provided with: an unpacking part 301 which unpacks the second packing data generated by the second packing part 103 to segment the head of the encoded data; a register 302 which stores the encoded data whose head is segmented; and a decoding part 303 which decodes the encoded data stored in the register 302.
復号化装置３０は、第２パッキング部１０３によって生成された第２パッキングデータをアン・パッキングして符号化データの先頭を切り出すアン・パッキング部３０１と、先頭が切り出された符号化データを格納するレジスタ３０２と、レジスタ３０２に格納された符号化データを復号化する復号化部３０３と、を備えている。 - 特許庁 - To provide a disk-like magnetic recording medium, such as a flexible disk and a hard disk, which does not necessitate input operation of information related to a medium by an operator, and from which the information can easily and highly accurately be read with minimum control, without requiring a dedicated decoder.
フレキシブルディスクやハードディスク等のディスク状の磁気記録媒体であって、媒体に関連する情報のオペレータによる入力操作が不要で、しかも、この情報の読み取りを、専用のデコーダを必要とせずに、最低限の制御で簡易かつ精度良く行うことができる磁気記録媒体を提供する。 - 特許庁 - This circuit includes a mode determination circuit 2 for generating a plurality of mode determination signals A-C changing stepwise corresponding to the frequency of the mode selection signal MS based on input of the mode selection signal MS having a different frequency, and a decoder circuit 3 for generating mode signals TM1-TM3 from the mode determination signals A-C.
異なる周波数のモード選択信号ＭＳの入力に基づいて、該モード選択信号ＭＳの周波数に応じて段階的に変化する複数のモード判定信号Ａ〜Ｃを生成するモード判定回路２と、モード判定信号Ａ〜Ｃからモード信号ＴＭ１〜ＴＭ３を生成するデコーダ回路３とを備えた。 - 特許庁 - A decoder 56 decodes a signal stored in the latches 52, 54, divides the memory cell array 64 to plural first sectors each of which have first size in accordance with a first decoding signal, and divides the memory cell array 64 to plural second sectors each of which have second size being different from the first size in accordance with a second decoding signal.
デコーダは、前記ラッチに格納した信号を復号し、第１復号信号に応じて各々が第１サイズを有する複数の第１セクタに前記メモリセルアレイを分割し、第２復号信号に応じて各々が前記第１サイズとは異なる第２サイズを有する複数の第２セクタに前記メモリセルアレイを分割する。 - 特許庁 - When an IF instruction is re-executed, a comparator 233 allows a program decoder unit 21 to fetch the instruction at the destination of branch stored in the program storage memory 231 until the condition judgment is completed, and to perform the parallel processing with an instruction following the IF instruction to be separately fetched from the program memory 1.
ＩＦ命令が再度実行されるとき、条件判定が完了するまでの間に比較器２３３がプログラム格納メモリ２３１に記憶してある分岐先の命令をプログラムデコーダユニット２１にフェッチさせ、別途プログラムメモリ１からフェッチされるＩＦ命令に続く命令とともに並列処理をさせる。 - 特許庁 - The display driver IC 10 has an interface circuit 100 for inputting a signal from an external MPU, a command decoder 110 for decoding a command inputted through the circuit 100, a storage part 60 for storing inputted display data, and display driving parts 70, 80 for driving a display on the basis of the display data.
表示用ドライバＩＣ１０は、外部ＭＰＵからの信号が入力されるインターフェース回路１００と、インターフェース回路を介して入力されたコマンドのためのコマンドデコーダ１１０と、入力された表示データ用の記憶部６０と、表示データに基づいて表示駆動する表示駆動部７０，８０とを有する。 - 特許庁 - By making a main word line driver 91 output such a control signal as activates one of local word line drivers for driving each cell array part and inactivates the other, a driving signal for driving a word line of each cell array is outputted from a local X decoder part 101 in common to both local word line drivers 101, 95, 97.
それぞれのセルアレイ部を駆動するローカルワードラインドライバのいずれか一方を活性化させ、他方を不活性化する制御信号をメインワードラインドライバから出力させるようにして、ローカルＸデコーダ部からそれぞれのセルアレイのワードラインを駆動する駆動信号を双方のローカルワードラインドライバに共通に出力させる。 - 特許庁 - A camera signal processing section 24 processes a photographed imaging signal for 5 seconds after the depression of a shutter of an operation input section 34, and an encoder/decoder 31 applies moving picture experts group MPEG compression to a digital image signal from the signal processing section 24 and a DRAM 29 writes the compressed image data under the control of a memory controller 25.
操作入力部３４のシャッターが押されてから５秒間、撮影された撮像信号がカメラ信号処理部２４にて処理され、信号処理部２４からのディジタル画像信号がエンコーダ／デコーダ３１によりＭＰＥＧで圧縮され、圧縮画像データがメモリコントローラ２５の制御によりＤＲＡＭ２９に書込まれる。 - 特許庁 - To provide a soft decision Viterbi decoder capable of generating a suitably weighted metric value of a receiving signal having reliability when a transmission signal parameter is switched or when power level information of low reliability is continuously generated or the information is generated at high frequency by the influence of a multi-pass or the like.
伝送信号パラメータが切り替わる場合やマルチパス等の影響により、信頼度の低い電力レベル情報が連続して発生される場合や高頻度で発生される場合に、信頼度を有する受信信号については適切に重み付けされたメトリック値を発生できる軟判定ビタビ復号装置を提供する。 - 特許庁 - Then, by coupling the end portion of a DCT block included in the MB to the head portion of a DCT block included in another unit, a DCT block is so obtained as to output it to the variable-length-code decoder 13.
unitの先頭から、当EOBまでの可変長データの連続長が可変長符号デコーダ１３により算出されれば、同連続長をオフセットとして用いて、MRを取り出し、MRに含まれるDCTブロックの終端部分を、他のunitに含まれるDCTブロックの先端部分と結合して、1つのDCTブロックを得て、可変長符号デコーダ１３に出力する。 - 特許庁 - Furthermore, when the decoder receives the pitch lag of the succeeding frame, the system finely adjusts its estimation of the pitch lag for the lost frame, by using a curve fitting between the pitch lag of preceding received frame and the pitch lag of the succeeding received frame, and adjusts or corrects the adaptive codebook buffer prior to its use by subsequent frames.
改良されたデコーダが次の受信フレームのピッチラグを受信すると、システムは、前の受信フレームのピッチラグと次の受信フレームのピッチラグとの間に適合する曲線を用いて、紛失フレームのピッチラグの推定を微調整し、適応コードブックバッファを後続するフレームによる使用の前に調整および訂正する。 - 特許庁 - This PU 11 carries a MMU 20 provided with an area decoder 21 allowing access of a built-in memory 1 based on address data showing the built-in memory 1 and a cache control function 22 allowing the built-in memory 1 to access as a cache memory based on address data of an external memory 2.
内蔵メモリ１を、内蔵メモリ１を示すアドレスデータに基づきアクセスすることを可能とする領域デコーダ２１と、内蔵メモリ１を、外部メモリ２のアドレスデータに基づきキャッシュメモリとしてアクセスすることを可能とするキャッシュ制御機能２２とを備えたＭＭＵ２０を搭載したＰＵ１１を提供する。 - 特許庁 - The multiplexer IC 6 includes a shift register circuit system 8 which controls the opening and closing of a main switch 11, a bus register circuit system 9 and a decoder circuit 10, wherein an opening and closing control of the main switch 11 in the multiplexer IC which is connected to many vibrators can be performed by few control signal lines and few clock lines.
マルチプレクサＩＣ６には、主スイッチ１１の開閉制御を行うシフトレジスタ回路系６、バスレジスタ回路系７、デコーダ回路９を有し、少数の制御信号線と少数のクロック線により、多数の振動子に接続されるマルチプレクサＩＣ内主スイッチ１１の開閉制御を可能としている。 - 特許庁 - Next, when a read command is issued, the row decoder 18 selects one of the word lines WL to be activated which has been selected in accordance with the active command, and also senses data from the already selected bit lines LBL, GBL, and outputs read data by selecting data of the address designated by the read command from among the data.
次に、リードコマンドにより、ロウデコーダ１８がアクティブコマンドに応じて選択されたワード線ＷＬから活性化する１本のワード線ＷＬを選択するとともに、既に選択されたビット線ＬＢＬ、ＧＢＬからセンスし、そのデータの内、リードコマンドで指定されたアドレスのデータを選択してリードデータを出力する。 - 特許庁 - The decoder executes termination determination and error determination every time variable length code data as code data which are subjected to variable length encoding and whose number is different are decoded by only "1" as the number of determination, and completes the decoding processing for a processing target block as a processing target when termination or error is determined.
本発明は、可変長符号化され相違する数の符号データである可変長符号データを判定数である「１」だけ復号するごとに終端判定及びエラー判定を実行し、終端又はエラーと判定された場合に処理対象となる処理対象ブロックに対する復号処理を終了する。 - 特許庁 - A decoder 15 generates an internal selection signal for selecting CPUs 11, 12 to be operated according to a CPU selection signal input from the outside, transmits it to the CPUs 11, 12, only the selected CPU performs effective access to a bus 13 and makes peripheral modules 14-1, 14-2, ..., 14-n usable.
デコーダ１５は、外部より入力されるＣＰＵ選択信号に応じて、動作させるＣＰＵ１１、１２を選択するための内部選択信号を生成してＣＰＵ１１、１２に送出し、選択されたＣＰＵのみバス１３に対して有効なアクセスを行い、周辺モジュール１４−１、１４−２、…、１４−ｎを使用可能にする。 - 特許庁 - To provide a decoder by which picture quality degradation caused by a stream error is effectively improved by correction processing to a decoded picture by efficiently detecting the stream error without collapsing a VOP (Video Object Plane) start code even when variable-length decoding operation is involved in the VOP start code in decoding processing and to provide a decoding method.
復号化処理時に可変長復号化動作がＶＯＰスタートコードにかかってしまう場合にも、ＶＯＰスタートコードを潰すことなく、ストリームエラーを効率良く検出し、ストリームエラーに起因する画質劣化を復号画像の修正処理により効果的に改善することができる復号化装置及び復号化方法を提供する。 - 特許庁 - In this semiconductor storage device, the output of an even-numbered bit line voltage generation circuit 108 is set at 12 V, and the output of an odd-numbered bit line voltage generation circuit 109 is set at 0 V by the control of a control part 111, and a row decoder 102 applies 15 V higher than 0 V to a word line WL0.
この半導体記憶装置では、制御部１１１の制御でもって、偶数番ビット線電圧発生回路１０８の出力を１２Ｖにし、かつ、奇数番ビット線電圧発生回路１０９の出力を０Ｖにし、かつ、行デコーダ１０２はワード線ＷＬ０に０Ｖよりも高い１５Ｖを印加する。 - 特許庁 - This player is a display player which reproduces the data recorded on a disk 1 and this disk player is characterized by being provided with a decoder/servo circuit 35 which controls the rotational drive of the disk 1 by a servo and also executes prescribed processing to the data read out from the disk 1 in a time when servo control is unnecessary.
ディスク１に記録されたデータを再生するディスク再生装置であって、ディスク１の回転駆動をサーボ制御すると共に、ディスク１から読み出されたデータに対してサーボ制御が不要とされる時間内に所定の処理を実行するデコーダ／サーボ回路３５を備えたことを特徴とするディスク再生装置を提供する。 - 特許庁 - At the start of TS reproduction from the recording medium or during switching between the special reproduction and normal reproduction, a reproduction system which outputs a stream in timing similar to input timing during recording and a reproduction system which monitors the amount of data stored in the buffer of the decoder and controls the stream output accordingly are properly and discriminatingly used.
記録媒体からのTS再生開始時、および特殊再生と通常再生を切り換える際に、記録時の入力タイミングと同様なタイミングでストリーム出力を行う再生方式と、デコーダのバッファに蓄積されたデータ量を監視し、それに合わせてストリーム出力を制御する再生方式とを適宜使い分ける。 - 特許庁 - On the other hand, on the decoder side, a user is made to select whether or not the XML box added to the bit stream of the JPEG 2000 file in process of decoding of the JPEG 2000 file and when the XML box is read, the text data is acquired by processing the XML data to be stored in the XML box.
他方、復号化装置側では、ＪＰＥＧ２０００ファイルの復号化の途中に、ＪＰＥＧ２０００ファイルのビットストリームに付加されたＸＭＬｂｏｘを読み込むか否かを、ユーザに選択させ、ＸＭＬｂｏｘが読み込まれた場合に、それに格納されるＸＭＬデータを処理して、テキストデータを取得する。 - 特許庁 - This test is provided with a decoder 22, a CPU (comparison judgment circuit) 23, and a set value input part 25, and it extracts a C-Bit data and header data Pa, Pb, Pc, and Pd from an IEC61937 standard signal, and judges whether or not the data are normal (that is, judges whether or not the IEC61937 standard signal).
デコーダ２２と、ＣＰＵ（比較判定回路）２３と、設定値入力部２５とを備えて、ＩＥＣ６１９３７規格信号中からのＣ−ＢｉｔデータおよびヘッダデータＰａ，Ｐｂ，Ｐｃ，Ｐｄの抽出と、それらデータの良否の判定（ひいてはＩＥＣ６１９３７規格信号の良否の判定）を装置で行うことができる。 - 特許庁 - The receiver is provided with an information decoder that decodes program related information received together with a video signal and an audio signal and with a display control section having a comparison means that compares the received program relating information quantity with a displayable information quantity so as to set a display form of the program relating information to be displayed.
映像信号、音声信号と共に受信した番組関連情報を復号する情報デコーダと、受信した番組関連情報量と表示可能情報量とを比較する比較手段を有する表示制御部を備え、表示する番組関連情報の表示形式を設定する。 - 特許庁 - The decoder comprises first and second decoding sections 2 and 3 performing iteration decoding of every code block for a transfer block consisting of a plurality of code blocks of decoding unit, and a stop/end judging section 8 for judging whether iteration decoding is stopped or not, based on the output results from the second decoding section 3.
復号装置は、復号単位である複数の符号ブロックからなる転送ブロックについて、各符号ブロック毎に繰り返し復号を行なう第１、第２の復号部２、３と、第２の復号部３からの出力結果に基づき繰り返し復号を停止するか否かを判断する停止・終了判定部８とを有する。 - 特許庁 - An improved decoder when receiving pitch lag of a next receive frame uses a matching curve between pitch lag of a previous receive frame and pitch lag of a next receive frame to finely adjust estimation of pitch lag of a lost frame and adjusts and corrects an adaptive code book buffer before use by following frames.
改良されたデコーダが次の受信フレームのピッチラグを受信すると、前の受信フレームのピッチラグと次の受信フレームのピッチラグとの間に適合する曲線を用いて、紛失フレームのピッチラグの推定を微調整し、適応コードブックバッファを後続するフレームによる使用の前に調整および訂正する。 - 特許庁 - An interleaver 201 interleaves a receiving signal X of transmitted information, and an SISO(soft input/soft output) decoder 202 and a subtracter 203 perform SISO decoding operations by means of the interleaved information -X and a receiving signal -Y2 of a redundant bit obtained by interleaving and coding the transmitting information and calculates the redundancy information -L1.
インターリーバ２０１にて伝送情報の受信信号Ｘをインタリーブし、ＳＩＳＯ復号器２０２及び減算器２０３にて、インタリーブ後の伝送情報~Ｘと伝送情報をインタリーブして符号化した冗長ビットの受信信号~Ｙ２とを用いて軟入力／軟出力復号を行い尤度情報~Ｌ１を算出する。 - 特許庁 - A system instruction execution control part 114 sets the value of an instruction mode register 115 on receiving the decode result of the system instruction decoder 113 decoding an instruction requesting switching of the instruction sets, and an instruction set switching part 112 selects an instruction set to be used on the basis of the value of the instruction mode register 115.
システム命令実行制御１１４は、命令セットの切り替えを要求する命令をデコードしたシステム命令デコーダ１１３のデコード結果を受けて命令モードレジスタ１１５の値を設定し、命令セット切替部１１２は、命令モードレジスタ１１５の値に基づいて、使用する命令セットを選択する。 - 特許庁 - The decoder includes an equalization means 20 for carrying out equalization processing, a means 31 for decoding using Sum-Product Algorithm (SPA), a means 34 for deciding whether results of decoding from the SPA are equalized again or not, and a means 33 for decoding a repeatedly-equalized bit stream by Ordered Statistic Decoding (OSD).
等化処理する等化手段２０と、Ｓｕｍ−Ｐｒｏｄｕｃｔ Ａｌｇｏｒｉｔｈｍ（ＳＰＡ）によって復号する手段３１と、ＳＰＡによった復号結果を再度等化するかを判定する判定手段３４と、繰り返し等化したビット列をＯｒｄｅｒｅｄ Ｓｔａｔｓｔｉｃ Ｄｅｃｏｄｉｎｇ（ＯＳＤ）によって復号する手段３３とを備える。 - 特許庁 - Since the whole or a part of an instruction decoder 8 is composed of a flash memory 8b, an instruction code is easily changed only by rewriting the contents of the memory 8b even in the case of requiring the change and addition of a peripheral circuit with the change and addition of the specification of a microcomputer in the case of executing program evaluation by the evaluation chip.
インストラクションデコーダ８の全部又は一部をフラッシュメモリ８ｂとした為、評価用チップでプログラム評価を行う場合、マイクロコンピュータの仕様の変更、追加に伴い、周辺回路の変更、追加を必要とする場合であっても、フラッシュメモリ８ｂの内容を書き換えるだけで命令コードを容易に変更できる。 - 特許庁 - The data D5 for double speed are constituted to be decoded with a decoding speed equal to or slower than the decoding speed for the data D4 with the decoder by encoding the data which are obtained by thinning data from the PCM data that are obtained by decoding the data D4.
この倍速再生用の波形データＤ５は、標準速度再生用の波形データＤ４をデコードして得たＰＣＭデータからデータを間引いたものをＭＰ３データにエンコードすることで、デコーダによる標準速度再生用の波形データＤ４に対するデコード速度以下のデコード速度でデコード可能に構成されている。 - 特許庁 - The digital transmission unit is composed of a transmitter and a receiving system having a transmission path decoder, wherein the unit further has an error flag converter that converts an error production state represented by an error count into an error flag, and a video image converter that converts the error flag obtained from the error flag converter into a video signal.
送信装置と、伝送路復号化部を持つ受信装置によって構成されるディジタル伝送装置において、エラー数で示されるエラー発生状態をエラーフラグに変換するエラーフラグ変換器と、該エラーフラグ変換器から得られたエラーフラグを映像信号変換する映像変換部とを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
