「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 85 86 87 88 89 90 91 92 93 .... 141 142 次へ＞- The de-convolution module removes the HRTFs from the intermediate output signals from the prior art decoder to recover the desired multi-channel signals.
デコンボリューションモジュールは、所望のマルチチャンネル信号を復元するために、先行技術の復号化装置からの中間出力信号から頭部伝達関数を取り除く。 - 特許庁 - In addition, a packet including no errors is selected between mutually corresponding packets in the both broadcast data and output from the selection processing part 105 to a decoder 106.
また、両放送データにおける互いに対応するパケットのうち、エラーが含まれない方のパケットを選択して選択処理部１０５からデコーダ１０６に出力させる。 - 特許庁 - In a preferable embodiment, the 2nd decoder is temporarily stored in a memory of the transmitter-receiver and data can be downloaded via a mobile network MNA from, e.g. the Internet.
好ましい実施形態では、第２のデコーダが送受器のメモリに一時的に格納され、移動ネットワークＭＮＡを介して例えばインターネットからダウンロードすることができる。 - 特許庁 - The adaptive scan ordering is applied casually at encoding and decoding to avoid explicitly signaling the scan order to the decoder in the compressed digital media stream.
圧縮デジタルメディアストリーム内でスキャン順序を復号器に明示的に伝達しなくて済むように、符号化および復号において、適応スキャン順序付けを因果的に適用する。 - 特許庁 - This invention is equipped with a shift register 1, a data latch circuit 2, a load latch circuit 3, a level shifter 4, a decoder 21, an output selecting circuit 22, a breeder 7, and a buffer amplifier 6.
本発明は、シフトレジスタ１と、データラッチ回路２と、ロードラッチ回路３と、レベルシフタ４と、デコーダ２１と、出力選択回路２２と、ブリーダ７と、バッファアンプ６とを備えている。 - 特許庁 - Data SSr are read from the storage 41, a demultiplexer section 24 demultiplexes the image coded data VBr, a decoder 25 decodes the demultiplexed data to generate data Yr, Crr, Cbr of the contents.
ストレージ４１からデータＳＳrを読み出し、画像符号化データＶＢrを分離部２４で分離してデコーダ２５で復号化し、コンテンツのデータＹr,Ｃｒr,Ｃｂrを生成する。 - 特許庁 - When the voice/silence decision flag shows a voice section, the controller 301 performs voice decoding from the speech coding data by a voice decoder 302 to output a decoded voice.
有音／無音判定フラグが有音区間を示す場合には、音声復号器３０２により音声符号化データから音声復号を行い復号音声を出力する。 - 特許庁 - A decoder circuit 1 generates an internal address signal of a FLASH memory chip FM based on inputted plural address signals when a signal CEB inputted from a terminal is a 'L' level.
デコーダ回路1は、端子から入力される信号CEBが「L」レベルのとき、入力される複数のアドレス信号に基づき、FLASHメモリチップFMの内部アドレス信号を生成する。 - 特許庁 - A decoder 4 performs the product-sum operation of a predictive filter coefficient stored in a predictive filter coefficient storage circuit 5 to the compressed image and provides an output.
デコーダ４は、圧縮された画像に対して、予測フィルタ係数格納回路５に格納されている予測フィルタ係数を積和演算して画像を復号化し、出力する。 - 特許庁 - To provide an image decoder in which erroneous missing of information can be recovered in its early stage without increasing the quantity of codes as compared with periodic refresh or error correction.
誤りにより情報が失われた場合でも早期に回復可能で、かつ周期リフレッシュや誤り訂正ほどの符号量の増加がない画像復号化装置を提供する。 - 特許庁 - To provide a moving-image encoding device capable of selecting at an encoder side an appropriate model information which can exactly reproduce an input image at a decoder side.
復号化側において入力画像を忠実に再現できるような適切なモデル情報を符号化側において選定可能な動画像符号化装置を提供する。 - 特許庁 - To appropriately evaluate reproduced signal quality at high speed in the case of using a maximum likelihood decoder for the binarization of reproduced signals reproduced from a recording medium.
記録媒体から再生された再生信号の２値化に最尤復号器を用いた場合に、再生信号品質の評価を高速且つ適切に行うようにする。 - 特許庁 - An output of a ΔΣ type A/D converter 201 is formed into address bit sequence by an address decoder, so that multiplication in a digital filter 206 is performed by a conversion table 212.
△Σ型Ａ／Ｄ変換器２０１の出力をアドレスデコーダ２０５でアドレスビット列に形成し、ディジタルフィルタ２０６での乗算を変換テーブル２１２で行うようにした。 - 特許庁 - The high-rate data demodulator/decoder 7 decodes the data for the light received at the light receiver 6, based on the data received at the low-rate data demodulator 4.
高速データ復調・復号部７は、受光部６が受信した受信光に対して低速データ復調部４で受信したデータを基にしてデータを復号する。 - 特許庁 - To provide a diversity device and a method therefor in which the scale of a decoder is suppressed and high error-correction is performed at the same time by using information acquired from a plurality of routes.
複数経路から取得した情報を用いて、デコーダの規模を抑えながら同時に高い誤り訂正を行うダイバーシティ装置およびその方法を提供する。 - 特許庁 - Operation timing of a row decoder driving a word line and a sense amplifier detecting and amplifying a level of a bit line is generated by using a circuit for delay being equal to a bit line amplification delay.
ワード線を駆動するロウデコーダとビット線のレベルを検知増幅するセンスアンプの動作タイミングを、ビット線増幅遅延と同等の遅延回路を用いて生成する。 - 特許庁 - An optical disk drive 1 is provided with a viterbi encoder 10 to perform viterbi decoding, and a viterbi decoder 10 is provided with a CHQ calculation part 20 to calculate channel quality.
光ディスク装置１は、ビタビ復号を行うためのビタビ符号器１０を備え、ビタビ復号器１０は、チャンネルクオリティを算出するためのＣＨＱ算出部２０を備えている。 - 特許庁 - The stop mode generating section 5 receives a signal from the access detection section 6 and outputs stop mode information that is preset by the access information to a decoder section 4.
停止モード生成部５は、アクセス検出部６からの信号を入力し、アクセス情報によりあらかじめ設定された停止モード情報をデコーダ部４に出力する。 - 特許庁 - The interference elimination decoder 205 performs decoding operation by a conjugate gradient method based on the received signal and the transfer function matrix and decodes the transmission data.
干渉除去復号器２０５は、受信信号と伝達関数行列とに基づき、共役勾配法による復号演算を実行して伝送データの復号を行う。 - 特許庁 - A decoder 52 performs correlation processing to the code division multiplex signals and generates and outputs correlation signals 53 comprising autocorrelation components and mutual correlation components.
復号器52は、符号分割多重信号に対して相関処理を行って、自己相関成分と相互相関成分とからなる、相関信号53を生成して出力する。 - 特許庁 - Then a video process circuit 13 outputs multiplexed R, G, B digital component video signals on the basis of the digital R, G, B image signals to a video decoder 25.
そして、ビデオプロセス回路１３において、デジタルのＲ、Ｇ、Ｂの画像信号に基づいて、多重化されたＲ、Ｇ、Ｂのデジタルコンポーネント映像信号をビデオデコーダ２５へ出力する。 - 特許庁 - When zapping operation is performed, the data for zapping stored on the storage medium 15b are read for decoding at a decoder 14, thus reproducing the scene for zapping.
そして、ザッピング動作が行われるとき、記録媒体１５ｂに記憶されたザッピング用データが読み出されて、デコーダ部１４で復号されることで、ザッピング用のシーンが再生される。 - 特許庁 - A synchronization detection circuit 12 and an address decoder 9 detect and demodulate the address signal recorded on the optical disk 1 in synchronization with the wobble signal with the recording clock signal.
動機検出回路１２、アドレスデコーダ９は、ウォブル信号に同期して光ディスク１に記録されたアドレス信号を記録用クロック信号で検出及び復調する。 - 特許庁 - An output signal of a waveform equalizer output from a waveform equalization detector 103 is input into a TCPR Viterbi decoder 105 and a synchronous pattern detector 104.
波形等化検出器１０３から出力される波形等化器出力信号をＴＣＰＲビタビ復号器１０５及び同期パターン検出器１０４に入力する。 - 特許庁 - The Reed-Solomon decoder includes an analysis section 101 for calculating a size of the last codeword located at an end of the data part from information included in the header part.
リードソロモン復号器は、ヘッダー部に含まれる情報を用いて、データ部において末尾に配置される最終符号語のサイズを計算する解析部１０１を含む。 - 特許庁 - A decoder 40 decodes the coded audio data ACOD for each frame to generate a decode audio data ADEC, and detects switching of stream of the audio data ADEC.
デコーダ部４０は、フレーム毎に符号化オーディオデータＡＣＯＤをデコードしてデコードオーディオデータＡＤＥＣを生成し、また、オーディオデータＡＤＥＣのストリームの切り替わりを検出する。 - 特許庁 - An adaptive waveform equalizer 77 performs waveform equalization to an input signal after phase interpolation, and outputs the signal subjected to waveform equalization to a Viterbi decoder 78 and an LMS (Least Mean Square) circuit 79.
適応型波形等化器７７は、入力される位相補間後の信号を波形等化し、波形等化後の信号をビタビ復号器７８およびLMS回路７９に出力する。 - 特許庁 - VIDEO ENCODER, VIDEO DECODER, VIDEO CODING METHOD, VIDEO DECODING METHOD, VIDEO CODING PROGRAM, VIDEO DECODING PROGRAM, AND VIDEO CODING/DECODING SYSTEM
動画像符号化装置、動画像復号装置、動画像符号化方法、動画像復号方法、動画像符号化プログラム、動画像復号プログラム、及び動画像符号化・復号システム - 特許庁 - To reduce the load on a circuit due to processing of a tail bit, added to the end of a information sequence in a turbo encode and a turbo decoder, and to reduce the power consumption of the circuit.
ターボ符号・復号器において、情報系列の末尾に付加されるテールビットの処理に伴う回路負担を軽減し、併せて、回路の消費電力も削減すること。 - 特許庁 - A frame frequency value decoder 11 detects a frame frequency and appropriately sets the number of pixels in a horizontal direction of the circuit 9 in accordance with the frame frequency.
フレーム周波数値デコーダ１１によりフレーム周波数を検出し、このフレーム周波数に応じて、画素数変換回路９の水平方向の画素数を適宜設定する。 - 特許庁 - The decoder driver unit 12-1 consists of P channel MOS transistors P1 and P2, an N channel MOS transistor N1, a differential amplifier DA3 and a NAND circuit ND1.
デコーダ・ドライバユニット１２−１は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２、ＮチャネルＭＯＳトランジスタＮ１、差動増幅器ＤＡ３及びＮＡＮＤ回路ＮＤ１から構成される。 - 特許庁 - To provide a method and an apparatus enabling a decoder to consider an image frame intentionally removed by an encoder at the time of decoding in decoding a compression video sequence.
圧縮ビデオシーケンスの復号において、エンゴータが意図的に除去した画像フレームをデコーダが復号時に考慮できるようにする方法及び装置を提供する。 - 特許庁 - The global decoder 71 comprises a second logic block 97 receiving an address specifying input 101 and outputting a signal selecting an individual row of the memory cell 13 included in the SRAM array 99.
グローバルデコーダ(71)は、アドレス指定入力(101)を受け取り、SRAMアレイ(99)に含まれるメモリセル(13)の個々の行を選択する信号を出力する第2の論理ブロック(97)を含む。 - 特許庁 - The decoder decodes coded data after inputting the data coded, according to a coding system which depends on previous data at decoding.
本発明は、復号時に以前のデータに依存するような符号化方式で符号化された符号化データを入力し、その符号化データを復号する復号装置に関する。 - 特許庁 - In a signal receiving section 94 of a CELP (Code Excited Linear Prediction Coding) system portable telephone, the code outputted by a channel decoder 21 are decoded into decoded residual signals and decoded linear prediction coefficients.
ＣＥＬＰ(Code Excited Liner Prediction coding)方式の携帯電話機の受信部９４では、チャネルデコーダ２１が出力するコードが、復号残差信号と復号線形予測係数に復号される。 - 特許庁 - To reduce a circuit scale of an error correction decoder by decreasing a capacity of a memory without deteriorating decoding arithmetic precision in the case of decoding turbo code.
ターボ符号の復号を行う誤り訂正復号器に関し、復号演算精度を低下させることなく、メモリ容量を削減して回路規模の縮小を図る。 - 特許庁 - When the evaluation value is larger (much error), the equalization parameter before change is taken as the optimum equalization parameter in step [17], and the trellis decoder is turned on in a step [18].
また評価値が大きい（エラーが多い）ときは、ステップ〔１７〕で変更前の等化パラメータが最適の等化パラメータとされて、ステップ〔１８〕でトレリスデコーダーがオンされる。 - 特許庁 - A first calculation module 30 calculates identification data R_i when the synchronous signals ENC_EN and ENC_EN' from the decoder 12 or the synchronous signal generator 60 are asserted.
第１演算モジュール３０は、デコーダ１２または同期信号発生器６０からの同期信号ＥＮＣ＿ＥＮ、ＥＮＣ＿ＥＮ’がアサートされると、認証データＲ_ｉを演算する。 - 特許庁 - A bus interface is located at respective signal processing devices, each interface includes a decoder to control each interface responsive to control signal transmitted in one of the channels.
バス・インターフェースを各信号処理装置に配設し、このインターフェースは、チャネルの１つに送信される制御信号に応答して、各インターフェースを制御するデコーダを有する。 - 特許庁 - Since the pre-decoder of an address through type is used and the pre-decoded signal is latched, a part of the pre-decode signal can be shared between and among the banks.
本発明では、アドレススルー型のプリデコーダを用い、プリデコードした信号をラッチしていることから、バンク間においてプリデコード信号の一部を共有することができる。 - 特許庁 - METHOD FOR REPRESENTING MOTION IN IMAGE DIGITIZATION SEQUENCE, METHOD FOR PROCESSING DATA ABOUT IMAGE, METHOD FOR PROCESSING IMAGE, ENCODER, DECODER, DEVICE FOR REPRESENTING MOTION AND CODEC
画像デジタル化のシーケンスにおけるモーションを表わす方法、画像に関するデータを処理する方法、画像を処理する方法、エンコーダ、デコーダ、モーションを表わす装置および符複号器 - 特許庁 - When the user logs on the web site by using the client device and views the prize box field on the color display through the game decoder of a tinted film, the hidden image can be read.
ユーザが、クライアント装置を用いてウェブサイトにログオンし、ティンテッドフィルムのゲームデコーダを通してカラーディスプレイ上で賞品ボックスフィールドを見ると、隠しイメージが読める。 - 特許庁 - The MPEG decoder 24 performs decoding processing for reading the received stream out of the buffer and decoding it in synchronism with a reproduction clock from a reproduction clock generator 26.
ＭＰＥＧデコーダ２４は、再生クロック発生器２６からの再生クロックに同期して、受信されたストリームをバッファから読み出してデコードするデコード処理を実行する。 - 特許庁 - An expansion layer encoder 107 uses a parameter of a decoded result outputted from the local decoder 103 to encode a signal outputted from the subtracter 106.
拡張レイヤ符号化器１０７は、減算器１０６から出力された信号を局所復号化器１０３から出力された復号結果のパラメータを用いて符号化する。 - 特許庁 - When receiving the 'link processing start reception' particular code from a serial / parallel conversion circuit 614 via a decoder 615, the link processing sequencer 110 reaches a link establishing state.
リンク処理シーケンサ１１０は、シリアル→パラレル変換回路６１４からデコーダ６１５を介して「リンク処理開始受信」特殊コードを受信すると、リンク確立状態とする。 - 特許庁 - The CPU 51 obtains the identifier from the RAM 505 and informs a video decoder 507 of the conversion contents which are stored in the ROM 509 and correspond to the matching identifier.
ＣＰＵ５１０は、ＲＡＭ５０５から識別子を取得し、ＲＯＭ５０９に記憶された一致する識別子に対応した変換内容を映像デコーダ５０７に通知する。 - 特許庁 - An interleaver disperses encoded symbols during existing time of each antenna so as that decoder decision is based on a mix of symbols from the antennas.
インターリーバーは、デコーダ決定が書くアンテナからの記号の混合に基づいているように、各アンテナ存在期間中に符号化された記号を分散させることができる。 - 特許庁 - The decoder circuit 1 writes data in, or reads the data from, the memory cells by controlling the word line WL to either a high level, a low level or a floating state.
デコーダ回路１は、ワード線ＷＬをハイレベル、ロウレベル、フローティング状態のいずれかに制御することで、メモリセルへのデータの書き込みやメモリセルからのデータの読み出しを行う。 - 特許庁 - The music file is decoded by the decoder 58, converted into an analog signal by the digital/analog converter 55 and output to an analog audio signal output terminal 66.
該楽曲ファイルは、デコーダ５８によりデコードされ、デジタル／アナログ変換器５５によりアナログ信号へ変換されて、アナログオーディオ信号出力端子６６へ出力される。 - 特許庁 - The audio data 21 with the song notes is processed to cancel the song notes by a song note cancellation module 24 after decoding by the audio decoder 23, and is output to a mixer 25.
歌唱音付きのオーディオデータ２１は、オーディオデコーダ２３でデコード後に歌唱音キャンセルモジュール２４にて歌唱音をキャンセルする処理が行われ、ミキサー２５へと出力される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
