「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 83 84 85 86 87 88 89 90 91 .... 141 142 次へ＞- The decoder circuit 1 writes data in, or reads the data from, the memory cells by controlling the word line WL to either a high level, a low level or a floating state.
デコーダ回路１は、ワード線ＷＬをハイレベル、ロウレベル、フローティング状態のいずれかに制御することで、メモリセルへのデータの書き込みやメモリセルからのデータの読み出しを行う。 - 特許庁 - The music file is decoded by the decoder 58, converted into an analog signal by the digital/analog converter 55 and output to an analog audio signal output terminal 66.
該楽曲ファイルは、デコーダ５８によりデコードされ、デジタル／アナログ変換器５５によりアナログ信号へ変換されて、アナログオーディオ信号出力端子６６へ出力される。 - 特許庁 - The audio data 21 with the song notes is processed to cancel the song notes by a song note cancellation module 24 after decoding by the audio decoder 23, and is output to a mixer 25.
歌唱音付きのオーディオデータ２１は、オーディオデコーダ２３でデコード後に歌唱音キャンセルモジュール２４にて歌唱音をキャンセルする処理が行われ、ミキサー２５へと出力される。 - 特許庁 - Plural driving circuits 20, 22 drive correspondent sub- word line SW based on a selected result of the main word decoder 14 and the sub-word decoders 16A-16H.
複数の駆動回路２０，２２は主ワードデコーダ１４の選択結果と副ワードデコーダ１６Ａ〜１６Ｈの選択結果とに基づいて対応するサブワード線ＳＷを駆動する。 - 特許庁 - A metadata analyzer 111 of the moving image decoder analyzes the metadata, transfers the stream file to a demultiplexer 112, and encoding signals of video and sound are separated.
動画像復号装置のメタデータ分析器１１１はメタデータを解析してストリームファイルをデマルチプレクサ１１２に転送して、映像と音声の符号化信号が分離される。 - 特許庁 - A portable audio player 100 is provided with a decoder 14 capable of reproducing voice data, a microcomputer 16 to control a start and stop of reproduction, and a radio-communication device 24.
ポータブルオーディオプレーヤ（１００）は、音声データを再生可能なデコーダ（１４）等と、その再生の開始及び停止を制御するマイコン（１６）と、無線通信装置（２４）とを備える。 - 特許庁 - A wordline decoder reduces threshold voltage of a depression transistor in order to prevent a leakage current problem that occurs while a drive voltage of the non-volatile memory device drops.
ワードラインデコーダは、不揮発性メモリ装置の駆動電圧が低くなりつつ発生する漏れ電流問題を防止するために、デプレショントランジスタのスレショルド電圧を下げた。 - 特許庁 - By a decoder amplifier 20, the encode system of a digital signal received from the disk reproducing device 10 is discriminated and the encode system information is transmitted to the disk reproducing device 10.
デコーダアンプ２０は、ディスク再生装置１０から受けたディジタル信号のエンコード方式を判別し、ディスク再生装置１０にエンコード方式情報を送信する。 - 特許庁 - When a detection unit 12 detects that a cable is connected to a line output terminal 16, the audio device 1 instructs a decoder 4 to turn an operating mode to a line mode.
オーディオ装置１は、検知部１２がライン出力端子１６にケーブルが接続されていることを検知すると、デコーダ４に対して動作モードをラインモードにすることを指示する。 - 特許庁 - The signal line driving circuit 3 is provided with a shift register 11, latch circuit 12, register circuit 13, comparator 14, decoder circuit 15, and analog switch 16 for each signal line.
信号線駆動回路３は、各信号線ごとに、シフトレジスタ１１と、ラッチ回路１２と、レジスタ回路１３と、比較回路１４と、デコーダ回路１５と、アナログスイッチ１６とを有する。 - 特許庁 - A technique for reducing ringing artifact of highly compressed block-basis image/video coding is respectively applied to each of reconstructed frames outputted from a decoder.
高圧縮型ブロックベース・イメージ／ビデオコーディングのリンギング・アーティファクトを低減するための技法が、デコーダから出力された再構築されたフレームそれぞれに対して適用される。 - 特許庁 - This apparatus is applicable to a decoder for decoding stream data encrypted by a first encryption means by utilizing a key encrypted by a second encryption means.
本発明は、第１の暗号化手法で暗号化されたストリームデータを、第２の暗号化手法で暗号化された鍵を利用して復号する復号装置に適用可能である。 - 特許庁 - When a semiconductor storage device 10 receives write data, an error detection operation decoder 150 determines whether any error arises in the write data.
半導体記憶装置１０は、書き込みデータを受信すると、誤り検出オペレーションデコーダ１５０によって書き込みデータに誤りが発生しているか否かを判定する。 - 特許庁 - And a request generating section 130 outputs a request signal indicating access with this data quantity based on the access data quantity decoded by an address decoder 110.
そして、アドレスデコーダ１１０にてデコードされた上記アクセスデータ量に基づき、リクエスト発生部１３０では、このデータ量にてアクセスを指示するリクエスト信号を出力する。 - 特許庁 - A decoder 130 decodes each of the bit streams to obtain three decoded data, and also obtains a BER value (Bit Error Rate) for each picture obtained in the decoding.
デコーダ１３０は、各ビットストリームをデコードして３つの復号データを得ると共に、復号時に得たピクチャ毎のＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）値を得る。 - 特許庁 - A soft output decoding circuit 90 in an element decoder comprises a circuit 158 for calculating a logarithmic likelihood Iα and a circuit 159 for calculating a logarithmic likelihood Iβ.
要素復号器における軟出力復号回路９０は、対数尤度Ｉα，Ｉβを算出するＩα算出回路１５８及びＩβ算出回路１５９を備える。 - 特許庁 - A short code decoder 2 successively detects all VLCs to which a short code is allocated included in the VLC data inputted from a shift register 1 from a leading bit.
短コードデコーダ２は、シフトレジスタ１から入力したＶＬＣデータに含まれている、短いコードが割り当てられているＶＬＣを先頭ビットから順次総て検出する。 - 特許庁 - To provide an optical disk device in which wasteful power consumption is suppressed by setting an optimum clock frequency to a decoder in response to the mode of disk rotational speed.
デイスク回転速度のモードに応じて、デコーダに最適なクロック周波数を設定させることにより、無駄な電力消費を抑えた光ディスク装置を提供する。 - 特許庁 - During performing write-in in a block 40, a selection gate decoder 42 separates main bit lines MBL0-MBLn from the sub-bit line SBL0 and the like in the block 40a.
ブロック４０ａ内において書き込みを実行中、選択ゲートデコーダ４２はメインビット線ＭＢＬ０〜ＭＢＬｎをブロック４０ａ内のサブビット線ＳＢＬ０等から切り離す。 - 特許庁 - The data (scale data) on a black-and-white image which are outputted from a video decoder 2 or an image memory 3 inputted to a palette memory 51 as the addresses via a selector 52.
ビデオデコーダ２または画像メモリ３から出力された白黒画像の画像データ（階調データ）をセレクタ５２を介してアドレスとしてパレットメモリ５１に入力する。 - 特許庁 - The digital broadcasting receiver stores the encode format (stream_type) of the channel which has been selected in the past, and loads a decoder based on the stored stream_type when the channel is selected.
デジタル放送受信機は、過去に選局したチャンネルのエンコード形式(stream_type)を記憶しておき、そのチャンネルが選局された場合には、記憶されたstream_typeに基づいてデコーダをロードする。 - 特許庁 - A transport decoder 3 selects optional data from digital broadcasting received by a tuner 2 and the selected data is recorded in a hard disk drive 8 with the instruction of a control part 12.
トランスポートデコーダ３が、チューナ２で受信したデジタル放送から任意のデータを選択し、制御部１２の指示により、選択されたデータはハードディスクドライブ８に記録される。 - 特許庁 - However, the decoder 2 generates better decoded data by approximating the frequency distribution of the inverse quantization values to the frequency distribution of the original conversion coefficients to the utmost extent.
しかしながら、本復号化装置２は、逆量子化値の頻度分布を、元の変換係数の頻度分布にできるだけ近づけることにより、よりよい復号データを生成する。 - 特許庁 - When the reproduced position is later than the middle position, a clip after the clip during reproduction at present is used for the target reproduction clip, and the second decoder decodes a top frame in advance.
再生位置が中央位置より後であれば、現在再生中のクリップの後のクリップを目標再生クリップとし、先頭のフレームを第２のデコーダで予めデコードする。 - 特許庁 - In a further embodiment, recorder message data (221) are coupled to a digital signal decoder (100, 117, 520) for inclusion with the decoded analog video signal (102).
更に別の実施例では、レコーダのメッセージ・データ（２２１）が、復号されたアナログ・ビデオ信号（１０２）と共に含められるために、ディジタル信号デコーダ（１００，１１７，５２０）に結合される。 - 特許庁 - The discharge transistors D0, D1 receive respectively independent discharge control signals DS0, DS1 which are generated and output from a DS decoder driver 53, at respective gates.
ディスチャージトランジスタＤ０，Ｄ１は、ＤＳデコーダドライバ５３によって生成出力された、互いに独立したディスチャージ制御信号ＤＳ０，ＤＳ１をゲートに受ける。 - 特許庁 - A first word decoder outputs a low level voltage or a high level voltage according to a first address signal in an active period, and outputs the high level voltage in a standby period.
第１ワードデコーダは、アクティブ期間に、第１アドレス信号に応じて低レベル電圧または高レベル電圧を出力するとともに、スタンバイ期間に高レベル電圧を出力する。 - 特許庁 - A decoder of the receiving terminal sequentially reads the continuous packet data of the video stream accumulated in the secondary buffer and performs decoding processing to acquire received video data without missing parts.
受信端末のデコーダは、二次バッファに蓄積されている、映像ストリームの連続したパケットデータを順次読み出してデコード処理を行い、欠落のない受信映像データを得る。 - 特許庁 - The frame rate of restored frames is up-converted by generating an interpolated frame using the motion information restored by a video decoder and the restored frame.
ビデオデコーダで復元された動き情報および復元されたフレームを利用して、補間フレームを生成することによって前記復元されたフレームのフレーム率をアップコンバートする。 - 特許庁 - An address decoder initially sets a limiting value Wlim to be 1 for judging as noise, and sets 1 by assuming existence of the LPP when the width of LPP is larger than Wlim.
アドレスデコーダでは、ノイズと判定する制限値Ｗlimが最初は、１と設定され、ＬＰＰ幅がＷlim以上の場合に、ＬＰＰが存在するものとして１の値とされる。 - 特許庁 - This decoder 10 decoding a received symbol sequence has a branch metric calculation(BMC) unit 12, an addition comparison selection(ACS) unit 14 and a trace back unit 16.
受信シンボル系列を復号する復号器１０は、ブランチメトリック計算（ＢＭＣ）ユニット１２、加算比較選択（ＡＣＳ）ユニット１４、およびトレースバックユニット１６を有する。 - 特許庁 - The image decoder 10 detects the position of a macro block lost due to the erroneous transmission, etc., by an error detection circuit 27 and supplies the result of the detection to a motion searching circuit 29.
画像復号装置10は、エラー検出回路27にて伝送エラーにより損失したマクロブロックの位置を検出して、その結果を動き探索回路29に供給する。 - 特許庁 - The data receiver receives decoder programs for the decoding together with the encoding data, and stores the programs and the data in an encoding-data storage memory 403 and a data-program storage memory 404, respectively.
データ受信装置はエンコードデータと一緒に、復号化のためのデコーダプログラムを受信して、それぞれエンコードデータ格納メモリ４０３とデータプログラム格納メモリ４０４に記憶する。 - 特許庁 - The row address decoder RD is disposed so that its longitudinal direction coincides with the direction D1, and the sense amplifier block SAB is disposed so that its longitudinal direction coincides with the direction D2.
ローアドレスデコーダＲＤは、その長手方向がＤ１方向に沿うように配置され、センスアンプブロックＳＡＢは、その長手方向がＤ２方向に沿うように配置される。 - 特許庁 - Input data DI are encoded by a data encoder LWC to obtain write-data GI, and read-data GO are decoded by a data decoder LWD to obtain output data DO.
入力データＤＩをデータエンコーダＬＷＣによりエンコードしてライトデータＧＩとし、リードデータＧＯをデータデコーダＬＷＤによりデコードして出力データＤＯとする。 - 特許庁 - A voltage/clock controller 15 receives the voltage/clock control value CV, and controls at least one of the operational voltage and operational clock frequency of the decoder 1.
電圧・クロック制御部１５は電圧・クロック制御値ＣＶを受けて、当該装置１の動作電圧および動作クロック周波数のうち少なくとも一方の制御を行う。 - 特許庁 - The receiver is composed of a decoder 12 and a receiver 13 and the received digital data of the electric signal are outputted from the receiver 13 to an output terminal 14.
受信装置は、デコーダ１２およびレシーバ１３によって構成され、レシーバ１３から出力端子１４に対して電気信号の受信ディジタルデータが出力される。 - 特許庁 - To output a received TS packet to a decoder accurately to some extent even if a time stamp given to each of TS packets constituting content data is lost.
コンテンツデータを構成する各ＴＳパケットに付与されているタイムスタンプが消失した場合であっても、ある程度、正確に、受信したＴＳパケットをデコーダに出力する。 - 特許庁 - When a specific address is inputted, a row decoder 2 is configured so that the plural blocks BLK0, BLK8, BLK17 overlapping the specific address allocated thereto are selected at the same time.
ロウデコーダ２は、特定アドレスが入力されたときに、その特定アドレスが重複して割り付けられた複数のブロックＢＬＫ０，ＢＬＫ８，ＢＬＫ１７が同時に選択されるように構成されている。 - 特許庁 - The de-convolution module removes the HRTFs from the intermediate output signals from the prior art decoder to recover the desired multi-channel signals.
デコンボリューションモジュールは、所望のマルチチャンネル信号を復元するために、先行技術の復号化装置からの中間出力信号から頭部伝達関数を取り除く。 - 特許庁 - In addition, a packet including no errors is selected between mutually corresponding packets in the both broadcast data and output from the selection processing part 105 to a decoder 106.
また、両放送データにおける互いに対応するパケットのうち、エラーが含まれない方のパケットを選択して選択処理部１０５からデコーダ１０６に出力させる。 - 特許庁 - A decoder 41 decodes a digital encoded signal related to a deflection amplitude and generates one of plural signals, in response to information contained in the signal.
復合器41は、偏向振幅に関連するデジタル符号化された信号を復号化し、信号内に含まれる情報に応答して複数の信号のうちの一つを生成する。 - 特許庁 - After the operation of the CD-ROM encoder/decoder 11 is started, the control program data are properly read from the second external memory 16 to the control microcomputer 18.
そして、ＣＤ−ＲＯＭエンコーダ／デコーダ１１の動作が開始された後は、第２の外部メモリ１６から制御マイコン１８に対して、制御プログラムデータが適宜読み出される。 - 特許庁 - An antenna input terminal 12, a digital tuner circuit C1, a decoder circuit C2, an RF circuit C3 and an antenna output terminal 13 are disposed on a loop line R indicated by a broken line.
アンテナ入力端子１２とデジタルチューナ回路Ｃ１とデコーダ回路Ｃ２とＲＦ回路Ｃ３とアンテナ出力端子１３とが破線で示すループ線Ｒ上に配置される。 - 特許庁 - As a result, after the video data inside a buffer 6 for a decoder are reproduced, when the pseudo frame is detected successively by a pseudo frame detector 12, it is reported to a system controller 42.
この結果、デコーダ用バッファ６内のビデオデータを再生した後、擬似フレームディテクタ１２により連続して擬似フレームを検出すると、システムコントローラ４２に報告する。 - 特許庁 - A control signal that is outputted from a microcomputer 40 is fed to each of the switches SW1-SWn+1 via a decoder circuit 50 and an output conversion circuit 60.
各スイッチＳＷ１〜ＳＷｎ＋１には、マイコン４０から出力される制御信号が、デコーダ回路５０および出力変換回路６０を介して与えられている。 - 特許庁 - When the reproduced position is earlier than the middle position, a clip before the clip during reproduction at present is used for a target reproduction clip and a second decoder decodes a frame at the tail end in advance.
再生位置が中央位置より前であれば、現在再生中のクリップの前のクリップを目標再生クリップとし、最後尾のフレームを第２のデコーダで予めデコードする。 - 特許庁 - A decoder 52 performs correlation processing to the code division multiplex signals and generates and outputs correlation signals 53 comprising autocorrelation components and mutual correlation components.
復号器52は、符号分割多重信号に対して相関処理を行って、自己相関成分と相互相関成分とからなる、相関信号53を生成して出力する。 - 特許庁 - Then a video process circuit 13 outputs multiplexed R, G, B digital component video signals on the basis of the digital R, G, B image signals to a video decoder 25.
そして、ビデオプロセス回路１３において、デジタルのＲ、Ｇ、Ｂの画像信号に基づいて、多重化されたＲ、Ｇ、Ｂのデジタルコンポーネント映像信号をビデオデコーダ２５へ出力する。 - 特許庁 - When zapping operation is performed, the data for zapping stored on the storage medium 15b are read for decoding at a decoder 14, thus reproducing the scene for zapping.
そして、ザッピング動作が行われるとき、記録媒体１５ｂに記憶されたザッピング用データが読み出されて、デコーダ部１４で復号されることで、ザッピング用のシーンが再生される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
