「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 80 81 82 83 84 85 86 87 88 .... 141 142 次へ＞- A row decoder 18 receiving a row address pre-decoding signal and generating a row address decoding signal is connected to a word line driver 15 driving plural word lines WL.
複数のワード線ＷＬを駆動するワード線ドライバ１５には、ロウアドレスプリデコード信号を受け、ロウアドレスデコード信号を生成するロウデコーダ１８が接続されている。 - 特許庁 - There are provided techniques for encoding data based at least in part upon an awareness of the decoding complexity of the encoded data and the ability of a target decoder to decode the encoded data.
符号化データの復号複雑性に関する認識と、符号化データを復号するための対象デコーダの能力とに少なくとも部分的に基づいてデータが符号化される。 - 特許庁 - The select unit selects one of the output of the delay sliced signal and the output of the decoder to be an output signal according to a second control signal.
選択装置は、第二の制御信号に基づいて、遅延したスライス信号からの出力と復号器からの出力のうち一つを出力信号となるよう選択する。 - 特許庁 - Since video decoder 11 is formed separate from the LSI 10, it is possible to improve versatility, facilitate dealing with operation failures and realize a low cost.
ビデオデコーダ１１は、システムＬＳＩ１０とは別体としたため、汎用性を向上できるとともに、動作不良に対する対応が容易になり、低コスト化を実現できる。 - 特許庁 - After a transmit wave command 101 is demodulated, a command decoder 2 outputs a transmit signal 102 and also outputs a frequency change command 108 to a frequency control unit 8.
コマンドデコーダ２は、送波コマンド１０１の復調後に、送波信号１０２を出力すると共に周波数制御部８へ周波数変更コマンド１０８を出力する。 - 特許庁 - A command decoder part 2 outputs a transmission signal 102 after demodulating a transmission command 101, and outputs a frequency change command 108 to a frequency control part 8.
コマンドデコーダ部２は、送波コマンド１０１を復調した後、送波信号１０２を出力すると共に、周波数制御部８へ周波数変更コマンド１０８を出力する。 - 特許庁 - Then a smell generating section 17 controls the generated amount of the smell by each smell element on the basis of the digitized data of each smell element read by the decoder 15.
そして、匂いの発生部１７において各匂いの要素毎の匂いの発生量を、デコーダ１５で読み出した各匂いの要素の数値化データに基づいて制御する。 - 特許庁 - MOVING PICTURE HIERARCHICAL ENCODER, MOVING PICTURE HIERARCHICAL DECODER, MOVING PICTURE HIERARCHICAL ENCODING METHOD, MOVING PICTURE HIERARCHICAL DECODING METHOD, MOVING PICTURE HIERARCHICAL ENCODING PROGRAM, AND HIERARCHICAL DECODING PROGRAM
動画像階層符号化装置、動画像階層復号化装置、動画像階層符号化方法、動画像階層復号方法、動画像階層符号化プログラム及び階層復号プログラム - 特許庁 - To provide an encoder with a high efficiency that improves an encoding efficiency of mode information so as to reduce an encoding amount over an entire frame and to provide a decoder.
モード情報の符号化効率を改善し、１フレーム全体の符号量の削減を行うことができ、効率的な符号化装置および復号化装置を提供すること。 - 特許庁 - The decoder decompresses image data that are provided by the data input, while the resize unit resizes the decompressed image data from a first size to a second size.
復号装置は、データ入力によって提供される画像を解凍し、一方、サイズ変更ユニットは、第一のサイズから第二のサイズに解凍された画像データのサイズを変更する。 - 特許庁 - A DAB processing part 104 tunes a DAB radio wave received by an antenna by an RF part 101, digitally demodulates it by a demodulating part 102 and supplies it for a channel decoder 103.
ＤＡＢ処理部１０４は、アンテナで受信したＤＡＢ電波を、ＲＦ部１０１で同調し、復調部１０２でディジタル復調し、チャンネルデコーダ１０３に供給する。 - 特許庁 - For example, a channel is changed over in a digital broadcast receiver an MPEG image stream is changed over, and a video decoder starts a decoding operation according to the instruction of a decoding start (ST 11).
例えば、ディジタル放送受信機でチャネル切り換えがあり、ＭＰＥＧ画像ストリームが切り替わる場合、ビデオデコーダはデコード開始の指示に従ってデコード動作を開始する(ST11)。 - 特許庁 - A reading head 6, a memory 7, an ATRAC(adaptive transform acoustic coding) decoder 8, a this time reading part detecting circuit 9, a next time reading part detecting circuit 10 are connected to a CPU 5 through a bus bar.
ＣＰＵ５にバスバーを介して、読取ヘッド６，メモリ７，ＡＴＲＡＣデコーダ８，今回読取パート検出回路９，次回読取パート検出回路１０を接続する。 - 特許庁 - An interface decoder 20 decodes a control parameter communication signal output from a CPU 1, converts it into the control parameter, and stores the converted control parameter in a register 21.
インタフェースデコーダ２０は、ＣＰＵ１から出力された制御パラメータ通信信号をデコードし制御パラメータに変換し、前記変換した制御パラメータをレジスタ２１に保存する。 - 特許庁 - To provide a Viterbi decoder which is capable of dealing with a plurality of kinds of restrict lengths and the number of coefficients for an arbitrary estimate transmission line and can be composed of dedicated hardware of a small circuit scale.
複数種類の拘束長及び任意の推定伝送路の係数の数に対応でき、かつ、小さな回路規模の専用ハードウエアにより構成できるようにすること。 - 特許庁 - In the decoder 2, decoded data 8 is obtained by executing decoding processing, as well as, provided information 9 of an image, video or the like, are provided along with the decoding processing.
復号化装置２では復元化処理を行って復元データ８を得ると共に、復号化処理の際に画像や映像などの提示情報９が提示される。 - 特許庁 - The spatial decoder unit 23 additionally comprises a spatial synthesis unit 232 for transforming audio channels L and R into a pair of binaural signals Lb and Rb while using the binaural parameters bp.
本装置は更に、両耳パラメータｂｐを利用して、オーディオチャネルＬ、Ｒを両耳信号Ｌｂ、Ｒｂの対に変換する空間合成ユニット２３２を有する。 - 特許庁 - A decoder 24B for BIST decodes a test command inputted to an interface 23 for BIST and selects test information stored in the test signal storage part 24A.
ＢＩＳＴ用デコーダ２４Ｂは、ＢＩＳＴ用インタフェース２３に入力されたテストコマンドをデコードし、テスト信号記憶部２４Ａに記憶されたテスト情報を選択する。 - 特許庁 - A decoded result of an LDPC decoder 34 is fed back to a MIMO-MLSE equalizer 32, and the MIMO-MLSE equalizer 32 removes ISI and IAI.
ＬＤＰＣ復号器２１の復号結果をＭＩＭＯ−ＭＬＳＥ等化器３２にフィードバックし、ＭＩＭＯ−ＭＬＳＥ等化器３２でＩＳＩ及びＩＡＩの除去を行う。 - 特許庁 - A decoder judges whether the preparatory pulses SP1 and SP2 are used, on the basis of the wave height value offset data to differentiate the translation content of printing data corresponding to the judge result.
また、デコーダは、波高値オフセット情報に基づいて予備パルスＳＰ１，ＳＰ２を使用するか否かを判断し、判断結果に応じて印字データの翻訳内容を異ならせる。 - 特許庁 - A parallel processing controller 15 divides a time into a plurality of time slots and allows the decoder 14 to perform decoding processing upon the channels while switching the time slots.
並列処理制御部１５は、時間を複数のタイムスロットに分割し、タイムスロットを切り換えながら、復号化部１４による各チャネルの復号化処理を実行させる。 - 特許庁 - A high-order decoder 14 compares a bit on a high-order side with a setting value 2 and outputs the H level only in a period matched with the bit pattern on the setting value 2.
同様に、上位デコーダ１４は、上位側のビットと設定値２とを比較し、設定値２にかかるビットパターンと一致する期間においてのみＨレベルを出力する。 - 特許庁 - If the invalid instructions are continued, the power consumption of the decoder 119 and a floating-point register 121 as well as a floating point data path 123 can be reduced.
無効命令が連続した場合、浮動小数点データパス１２３に加え、浮動小数点デコーダ１１９と浮動小数点レジスタ１２１の消費電力が削減できる。 - 特許庁 - And operation signals S1a-S3a are generated by a decoder DCa depending on combination of output of the comparators OP1-OP3, and it is decided which capacitors are connected parallel.
そして、比較器ＯＰ１〜ＯＰ３の出力の組み合わせにより、デコーダＤＣａで動作信号Ｓ１ａ〜Ｓ３ａを発生し、どのコンデンサを並列接続させるかを決定する。 - 特許庁 - Subsequently, decoded data recovered by a window selector of the decoder 16 is selected based on the correction information and outputted to an imaging means 18.
続いてデコーダ１６のウィンドウセレクタにより復元されたデコードデータを補正情報に基づいて選択し、選択されたデコードデータを画像形成手段１８に出力する。 - 特許庁 - To provide a decoding method and a decoder by which equivalent decoding performance is obtained by a smaller calculation amount, and a calculation required time and a circuit scale are reduced.
より少ない計算量で同等の復号性能を得られ、計算所要時間、回路規模の削減を図ることが可能な復号方法および復号装置を提供する。 - 特許庁 - Also, in this case, in the following decoding processing, a decoder determines all the viewpoints can be decoded without reference to other viewpoints and decodes them.
また、この場合、以降の復号処理においては、復号装置は全ての視点について他の視点を参照せずに復号できる視点であると判断して復号する。 - 特許庁 - After that, the address output command circuit 7 makes a signal SC to be 'H' at the time of finish of input of a column address (NCK=8), an address buffer 4 outputs a column address to a column decoder 9.
その後、アドレス出力指令回路７はカラムアドレスの入力完了時（ＮCK＝８）に信号ＳC をＨとし、アドレスバッファ４はカラムデコーダ９にカラムアドレスを出力する。 - 特許庁 - Also, a maximum likelihood decoder 6 based on PR(1, -1) generates two kinds of binary data by NRZ and binary data by NRZI, and supplies them to the selection circuit 7.
また、PR（1,-1）に基づいた最尤復号器６も、ＮＲＺによる２値化データとＮＲＺＩによる２値化データの２種類を生成し、選択回路７に供給する。 - 特許庁 - A column address decoder 2 is controlled by the control circuit 32 in test operation and selects simultaneously a plurality of pairs of bit lines capable of being coupled to one and the same pair of I/O lines 24, 25.
コラムアドレスデコーダ２は、テスト動作においてはコントロール回路３２に制御されて、同一のＩ／Ｏ線対２４，２５に結合し得る複数のビット線対を同時に選択する。 - 特許庁 - The main body 2 is provided with a battery 21, oscillator 22, flash memory 23, MP3 decoder 24, D/A converter 25, modulator 26, multiplexer 27, transmitter 28 and coil 29.
本体２は、バッテリー２１と、発振器２２と、フラッシュメモリ２３と、ＭＰ３デコーダ２４と、Ｄ／Ａコンバータ２５と、変調器２６と、合波器２７と、送信器２８と、コイル２９とを具備する。 - 特許庁 - To obtain a confidential information transmission device, a confidential information decoder, an electronic watermark embedding device, and an electronic watermark extraction device which realize a simple method with a simple constitution.
簡単な構成で簡単な方法を実現する秘匿情報伝送装置、秘匿情報解読装置、電子透かし埋め込み装置および電子透かし抽出装置を得る。 - 特許庁 - A test signal of a plurality of bits in which only a test control signal T1 becomes a high level and test control signals T2 to Tn become a low level is inputted to a decoder DEC.
また、デコーダＤＥＣにテスト制御信号Ｔ１のみがハイレベルとなり、テスト制御信号Ｔ２乃至Ｔｎがロウレベルとなる複数ビットのテスト信号を入力する。 - 特許庁 - The block coder and the decoder have advantages of using time duration-spatial diversity coding, so that two transmitting antennae and one receiver, for example, are used.
ブロック符号器および復号器は時間−空間ダイバーシチ符号化を利用する利点を有し、このために、例えば２つの送信機アンテナと１つの受信機アンテナとを利用する。 - 特許庁 - To provide a video transmitting apparatus capable of switching digital videos at a high speed without preparing a large information table for a decoder, and to provide a video transmitting system.
デコーダに大きな情報テーブルを用意することなくデジタル映像の切替を高速に行なうことができる映像伝送装置および映像伝送システムを提供する。 - 特許庁 - This recording and reproducing device is comprised of audio compressing encoder/decoder 30 added with audio compressing encoding/decoding functions according to ATRAC3-LP2 and ATRAC3-LP4.
音声圧縮エンコーダ／デコーダ３０に、ＡＴＲＡＣ３—ＬＰ２及びＡＴＲＡＣ３—ＬＰ４による音声圧縮エンコード／デコード機能を付加した構成となっている。 - 特許庁 - In one embodiment of the present invention, a video decoder may obtain reference information from a NAL unit, and upon receipt of a skip command, skips frames/pictures from where a non-reference frame/picture begins.
本発明の一実施例によるビデオデコーダは、ＮＡＬユニットから参照情報を得て、スキップ命令を受けると非参照フレームが始まるときにピクチャーをスキップする。 - 特許庁 - The data receiver can surely decode the received encoded data by decoding the encoded data by the transmitted decoder program on the data receiver side.
データ受信装置側で送信されてきたデコーダプログラムによってエンコードデータを復号化することにより、データ受信装置は受信したエンコードデータを確実に復号化できることになる。 - 特許庁 - To provide a data decoder having a simple circuit configuration, that can perform high speed processing by using a simple circuit capable of detecting and eliminating a marker code at a high speed.
マーカーコードの検出および削除を簡単な回路で高速に行なうことにより、回路構成が簡単で処理速度の高速なデータ復号化装置を提供する。 - 特許庁 - In the case of two recording layers, the laser beam is pulled into the recording layer close to the laser beam incident side and makes reproduction with the HDDVD decoder (S104, S105).
記録層の層数が２層であれば、レーザ光入射側から見て手前にある記録層に引き込みを行い、ＨＤＤＶＤデコーダにて復調を行う（Ｓ１０４、Ｓ１０５）。 - 特許庁 - A local address signal converted by a PCI bridge 11 is inputted to an address decoder 12 and some bits of the signal are used as control data by an output register 13.
ＰＣＩブリッジ１１により変換されたローカルアドレス信号をアドレスデコーダ１２に入力すると共に出力レジスタ１３にもその一部のビットを制御データとして利用する。 - 特許庁 - In an embedment decoder 6, the line of the embedment image is deviated to a left direction, and correlation between the deviated line and a key line as a line on the line is calculated.
一方、埋め込み復号器６では、埋め込み画像のラインが、左方向にずらされ、そのずらされたラインと、その１ライン上のラインであるキーラインとの相関が計算される。 - 特許庁 - The detection signal of a forecast sound component and that of an exactly reporting sound component are outputted to a control section 6 from a sound signal included in FM broadcast waves by a tone decoder.
ＦＭ放送波に含まれる音声信号から、トーンデコーダによって予報音成分の検出信号と正報音成分の検出信号が制御部６に出力される。 - 特許庁 - A column decoder 81 drives a pre-decoded address DCAij, a column select line enable control signal PCSLE2, and a column select line CSL 2i in accordance with the column select line disable control line PCSLD2.
カラムデコーダ81は、プレデコーディングされたアドレスDCAij、カラム選択ラインイネーブル制御信号PCSLE2、及びカラム選択ラインディスエーブル制御信号PCSLD2に応じて、カラム選択ラインCSL2iを駆動する。 - 特許庁 - When an instruction code contained in packet data is decoded by an instruction decoder 13g, a copy flag and copy number information are given to a self-synchronized transfer control circuit 13b.
パケットデータに含まれる命令コードを命令デコーダ１３ｇが解読すると、コピーフラグとコピー数情報が自己同期型転送制御回路１３ｂに与えられる。 - 特許庁 - A DA converter 28 has a gradation adjusting circuit 32, a level converting circuit 40, a decoder 42, an output circuit 44, and an output pad 46 for each channel.
ＤＡコンバータ２８は、１チャンネル毎に、階調調節回路３２、レベル変換回路４０、デコーダ４２、出力回路４４および出力パッド４６を有している。 - 特許庁 - The memory comprises memory cells each of which includes a storage element in an area on which a bit line and a word line intersect with each other across an insulator, a column decoder, and a selector including a clocked inverter.
本発明は、ビット線とワード線が絶縁体を介して交差する領域に記憶素子を含むメモリセルと、カラムデコーダと、クロックドインバータを含むセレクタを有する。 - 特許庁 - An interface 17 writes image data decoded by the decoder 16 on a sprite buffer 18, in addition, reads out data in the buffer 18, and outputs to a rendering engine 21.
インターフェイス１７はデコーダ１６によってデコードされた画像データをバッファ１８に書き込み、また、バッファ１８内のデータを読み出し、レンダリングエンジン２１へ出力する。 - 特許庁 - An electronic program table, superposed on the television video input to a second information input means 2, is stored as data 15 decoded by a second information decoder 3 and stored as the data 15.
第２情報入力手段２に入力されたテレビ映像に重畳される電子番組表は、第２情報解読部３で解読されデータ１５として格納される。 - 特許庁 - Even when the digital broadcast receiver is provided with only one decoder, the time during which the output of the video images and sound is stopped when switching a hierarchy can be shortened.
デジタル放送受信機が一つのデコーダしか持たなくても、階層切換の際に映像・音声の出力が停止される時間を短縮できる、という効果が得られる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
