「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 79 80 81 82 83 84 85 86 87 .... 141 142 次へ＞- Processing of a selector 103 that separates A/V multiplex data into audio data and video data according to management information data and transfers the data to an audio decoder 107 and a video decoder 108 is separated from a system control microcomputer 111 and a processing section comprising comparatively simple hardware performs the processing on behalf of the selector 103.
セレクタ１０３によりＡ／Ｖ多重化データを管理情報データに従い、音声データ、映像データに分離し、音声復号器１０７あるいは映像復号器１０８ヘデータ転送する処理を、システム制御マイコン１１１から切り離し、比較的簡単なハードウェアで構成される処理部で行なう。 - 特許庁 - A priority encoder 30 for drawing command processing and a priority encoder 32 for copy command processing generate a tag to be next processed, on the basis of signals generated by a decoder 26 for drawing command processing and a decoder 28 for copy command processing and signals showing that a drawing command processing part 14 and a copy command processing part 16 are operating.
描画コマンド処理用デコーダ２６及びコピーコマンド処理用デコーダ２８で生成された信号と、描画コマンド処理部１４及びコピーコマンド処理部１６の動作中を示す信号と、に基づいて、描画コマンド処理用プライオリティエンコーダ３０及びコピーコマンド処理用プライオリティエンコーダ３２は次に処理を行うタグを生成する。 - 特許庁 - In addition, the reception side is provided with a decoder and an IP reception device for receiving the plurality of parameters whose settings are input in the decoder and the IP transmission device from the encoder or the IP transmission device and automatically setting jitter generation time and the FEC processing time based on the plurality of received parameters.
また受信側には、前記符号器及びＩＰ送信器に設定入力された前記複数のパラメータを、前記符号器若しくは前記ＩＰ送信器から受信し、該受信した複数のパラメータに基づいてジッタ発生時間及びＦＥＣ処理時間の設定を自動で行う復号器及びＩＰ受信器を備える。 - 特許庁 - Then a linear list header is referenced and the packet data are read from the DMUX-RAM 13 from the top of the recording area of the configuration data, transferred to a video decoder 14 or an audio decoder 16, and the recording area to be read next is decided on the basis of the pointer recorded in the linear list header.
この後、線形リストヘッダが参照されて、構成データの記録領域の先頭部よりパケットデータがＤＭＵＸ−ＲＡＭ１３から読み出されて、ビデオデコーダ１４またはオーディオデコーダ１６に転送されるとともに、次に読み出す記録領域が線形リストヘッダ中に記録されたポインタに基づいて決定される。 - 特許庁 - For example, usual program display is performed using the first tuner 11A and a first decoder 12A, a screen for program selection is displayed superimposing on the screen of the usual program display, and program display of the selection hypothesis is performed on each small screen 21 using the second tuner 11B and a second decoder 12B.
例えば、第１のチューナ１１Ａおよび第１のデコーダ１２Ａを用いて通常の番組表示を行い、その通常の番組表示の画面に重畳して番組選択用画面を表示させ、第２のチューナ１１Ｂおよび第２のデコーダ１２Ｂを用いて各小画面２１に選択候補の番組表示を行う。 - 特許庁 - The MPEG decoder is provided with a video decoder 230, a header FIFO memory 260, a CPU 270, an OSD control section 280, and a video mixer 250, extracts user data from a header of an MPEG video stream, decodes the data to generate caption data, uses the OSD module to convert the generated caption data into OSD data and outputs the data.
ビデオデコーダ２３０、ヘッダＦＩＦＯメモリ２６０、ＣＰＵ２７０、ＯＳＤ制御部２８０、ビデオミキサ２５０を備え、ＭＰＥＧビデオストリームのヘッダから使用者データを抽出した後、これをデコーディングしてキャプションデータを生成し、生成されたキャプションデータをＯＳＤモジュールを用いてＯＳＤデータに変換した後に出力する。 - 特許庁 - The display time data in the (D) pack are separated into display start time data and display end time data by a display time decoder 51 and are applied to a start comparator 52 and an end comparator 53, and the character data are converted into dot matrix character data for a display by a character data decoder 54, and are stored in a buffer 55.
Ｄパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - The display time data in the pack A-CONT are separated by a display time decoder 51 into display start time data and display end time data, which are impressed to a start comparator 52 and an end comparator 53; and character data are converted by a character data decoder 54 into dot matrix character data for display and stored in a buffer 55.
Ａ−ＣＯＮＴパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - Gradation voltages V1 to V64 are input to the N-channel decoder area, and gradation voltages V65 to V128 are input to the P-channel decoder area, and one prescribed gradation voltage is selected by each of data DT-1 to DT-n, and selected gradation voltages are output as output voltages OUT-1 to OUT-n.
Ｎチャネルデコーダ領域には，階調電圧Ｖ１〜Ｖ６４が入力され，Ｐチャネルデコーダ領域には，階調電圧Ｖ６５〜Ｖ１２８が入力されており，データＤＴ−１〜ＤＴ−ｎによって，所定の一の階調電圧が選択され，出力電圧ＯＵＴ−１〜ＯＵＴ−ｎとして出力される。 - 特許庁 - A low reliability information storage memory 551 or 552 stores only d pieces of information in order from the lowest reliability out of reliability information M1 being an output of a first soft output decoder 501 and reliability information M2 being an output of a second soft output decoder 502 respectively, which are obtained in the last loop of turbo decoding processing.
ターボ復号処理の最後のループで得られる第１軟出力復号器５０１の出力である信頼度情報Ｍ１と、第２軟出力復号器５０２の出力である信頼度情報Ｍ２とのうち、信頼度の低いものから順にｄ個だけ、低信頼度情報格納メモリ５５１又は５５２にそれぞれ記憶する。 - 特許庁 - When an active command is issued, a row decoder 18 selects some of word lines WL designated by the active command and a column decoder 15 selects bit lines LBL, GBL designated by the active command from among the plurality of bit lines LBL, GBL, to decide a bit line to be sensed.
アクティブコマンドにより、ロウデコーダ１８が複数のワード線ＷＬからアクティブコマンドで指定されたワード線ＷＬの一部を選択するとともに、カラムデコーダ１５が複数のビット線ＬＢＬ、ＧＢＬからアクティブコマンドで指定されたビット線ＬＢＬ、ＧＢＬを選択することにより、センス予定のビット線を決定する。 - 特許庁 - Further, in the case of switching of sources A/B, the changeover switch 24 is switched by each program after a source B is given to the decoder 27 connected to the changeover switch 28 in a prescribed time before final data of the program of the source A are given to the decoder 26 connected to the changeover switch 23.
また、Ａ／Ｂ切替時に、切替スイッチ２３において接続状態にあるデコーダ２３に入力されるＡ素材の番組における最後のデータが入力される所定時間前にＢ素材を切替スイッチ２８に接続されるデコーダ２７に入力した後に、切替スイッチ２４を番組毎に切り替える。 - 特許庁 - Encoded data of H.323 received data and H.320 received data of ITU-T recommendations are reproduced by using a decoder part 504 as they are and distributed in streams onto an IP network through a distribution data processing part 506 by eliminating processing that once decodes these data by using a decoder and reencodes the data by using an encoder.
ＩＴＵ−Ｔ勧告のＨ．３２３受信データやＨ．３２０受信データを、一度デコーダにより復号化して、再びエンコーダにより符号化する処理をなくして、これ等受信データの符号化データをデコーダ部５０４においてそのまま複製して配信データ処理部５０６を介して、ＩＰネットワーク上へストリーム配信する。 - 特許庁 - Further, the device has a peripheral circuit region 120, and is provided with a main memory ground line decoder connected electrically to ground lines of respective memory array regions 150, an addition memory ground line decoder, and signal transmission lines 136, 138 of at least two or more lines of which both ends are connected electrically to respective decoders.
更に周辺回路領域１２０を有し、それぞれのメモリアレイ領域１５０の接地線に電気的に接続するメインメモリ接地線デコーダと、付加メモリ接地線デコーダと、それぞれのデコーダに両端が電気的に接続する少なくとも２本以上の信号伝送線１３６，１３８とを備える。 - 特許庁 - The enhancement layer decoder 112 is supplied with a bit stream obtained from the extractor 109, and a high resolution estimation signal delivered from the high resolution estimation signal decoder 111; decodes the bit stream; and then decodes the spatial resolution signal of an original video signal, using a signal obtained therefrom and the high resolution estimation signal.
エンハンスメントレイヤデコード部112は、エクストラクト部109から得られるビットストリーム及び高解像度推定信号復元部111から出力される高解像度推定信号が供給され、ビットストリームを復号し、そこで得られる信号と高解像度推定信号とを用いてオリジナル映像信号の空間解像度の信号を復号する。 - 特許庁 - When the error rate of a reproduced signal inputted from a BCH decoder 112 is larger than the prescribed value and error correction of the reproduced signal can be performed in the BCH decoder 112, a controller 114 reads out reproduced data corresponding to the reproduced signal from a memory 127 and gives it to a BCH encoder 116.
コントローラ１１４は、ＢＣＨデコーダ１１２から入力された再生信号のエラーレートが所定値よりも大きく、かつ、その再生信号がＢＣＨデコーダ１１２において誤り訂正できたとき、その再生信号に対応する再生データをメモリ１２７から読出してＢＣＨエンコーダ１１６へ与える。 - 特許庁 - A 1/f fluctuation generator 6 changes digital image information supplied from a decoder 5 (1/f fluctuation processing) to have fluctuation in image display according to digital image information supplied from the decoder 5, and supplies digital image information that is subjected to 1/f fluctuation processing to a video projector 71.
１／ｆゆらぎ発生部６は、デコーダ５から供給されたディジタル映像情報に応じた映像の表示がゆらぎを有するように、デコーダ５から供給されたディジタル映像情報を変更（１／ｆゆらぎ加工）し、１／ｆゆらぎ加工を施したディジタル映像情報をビデオプロジェクタ７１に供給する。 - 特許庁 - In a liquid crystal driving circuit which performs gradation display by applying a gradation voltage according to a display data to a liquid crystal element, a decoder circuit part for selecting the gradation voltage which is constituted of dynamic circuits is provided and the number of transistor devices is reduced by sharing the transistors 4 of the same logic which constitutes the adjacent decoder.
液晶素子に表示データに応じた階調電圧を印加して階調表示を行う液晶駆動回路において、ダイナミック回路で構成され、階調電圧を選択するデコーダ回路部を備え、デコーダ回路部は、隣接のデコーダを構成する同一論理のトランジスタ４を共通化しトランジスタ素子数を削減する。 - 特許庁 - A bi-directional transceiver includes a tuner for receiving a digital broadcast signal and generating a data stream; an audio video decoder for decoding the data stream into a video signal; a cable modem for implementing bi-directional communication using internet protocols; and a central processing unit (CPU) for managing and coordinating the tuner, the audio video decoder and the cable modem.
双方向送受信装置は、デジタル放送信号を受信してデータストリームを生成するチューナと、データストリームをビデオ信号にデコードするオーディオビデオデコーダと、インターネットプロトコルを用いて双方向通信を実行するケーブルモデムと、チューナ、オーディオビデオデコーダ及びケーブルモデムを制御する中央演算処理装置とを備える。 - 特許庁 - An image decoder 17, a graphics accelerator 18 and a sound source unit 19 provided to the portable information device have the same design specifications as the design specifications of an image decoder, a graphics accelerator and a sound source unit provided to a notebook PC which cooperates with the portable information device and perform the same processing operation according to the same input data.
携帯情報機器に設けられている画像デコーダ17，グラフィックスアクセラレータ18及び音源ユニット19は、連携するノートＰＣに設けられている画像デコーダ，グラフィックスアクセラレータ及び音源ユニットと、それぞれ同一の設計仕様をなしており、同一の入力データに応じて同じ処理動作を行う。 - 特許庁 - The display time data in the D pack are separated to display start time data and display end time data by a display time decoder 51 and impressed to a start comparator 52 and an end comparator 53, and the character data are converted to dot matrix character data for display by a character data decoder 54 and stored in a buffer 55.
Ｄパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - The display time data in the A-CONT pack are separated to display start time data and display end time data by a display time decoder 51 and applied to a start comparator 52 and an end comparator 53, and character data are converted to dot matrix character data for display by a character data decoder 54 and stored in a buffer 55.
Ａ−ＣＯＮＴパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - Compressed voice data which have been subjected to channel decoding by a channel decoder 12 are temporarily decoded by a voice decoder 13, then the decoded data are subjected to voice encoding again by a voice encoder 4 in a coding rate designated by a user, and compressed voice data obtained in this way are stored in a recording memory 17, thereby recording a received voice.
受信音声は、チャネル復号器１２でチャネル復号がなされた圧縮音声データを音声復号器１３で一旦復号したのち、音声符号化器４にてユーザが指定する符号化レートで再度音声符号化し、これにより得られる圧縮音声データを録音用メモリ１７に記憶することで録音される。 - 特許庁 - An encoding parameter multiplexer 103 multiplexes a present encoding parameter and the encoding parameter of plural generation which are included in history information supplied from a history decoder 104 to video data supplied from a decoder 102 to output to an encoding parameter separator 105 as the digital video signal of a base band.
符号化パラメータ多重装置１０３は、現符号化パラメータと履歴復号装置１０４より供給される履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁 - The display time data in the A-CONT pack are separated into display starting time data and display completing time data by a display time decoder 51 to be applied to a start comparator 52 and an end comparator 53 and character data are converted into dot matrix character data for display by a character data decoder 54 to be stored in a buffer 55.
Ａ−ＣＯＮＴパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - An encoding parameter multiplexer 103 multiplexes a current encoding parameter and encoding parameters of plural generations included in history information fed from a history decoder 104 on video data fed from a decoder 102 and provides an output of the multiplexed data as a base band digital video signal to a encoding parameter demultiplexer 105.
符号化パラメータ多重装置１０３は、現符号化パラメータと履歴復号装置１０４より供給される履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁 - In the case of an instruction word added with an addressing mode and requiring the calculation of the address value, an instruction decoder directly designate a microcode executing only the address calculation, but when it is not such an instruction, the instruction decoder designates the micro-code executing the main processing of the instruction word by a starting address ROM 8.
命令デコーダは、アドレシングモードが付加されアドレス値の計算が必要となる命令語の場合には上記アドレス計算のみを行うマイクロコードを開始アドレスＲＯＭ４によって直接指定し、そうでない場合には命令語の本処理を実行するマイクロコードを開始アドレスＲＯＭ８によって指定する。 - 特許庁 - To prevent data required for initialization and/or setting of a WMA STD decoder or a WMA LSL decoder from being redundantly obtained, in the case that it is not determined whether a format is WMA STD (WMA Standard) or WMA LSL (WMA Lossless) although it is determined to be WMA (Windows Media Player).
フォーマットがＷＭＡであることを判別できるが、ＷＭＡ ＳＴＤ、又は、ＷＭＡ ＬＳＬのいずれであるかを判別することができない場合に、ＷＭＡ ＳＴＤデコーダ、又は、ＷＭＡ ＬＳＬデコーダの初期化及び／又は設定に必要なデータを重複して取得することを防止する。 - 特許庁 - As a result, timing when a write row decoder 101 activates write-in word lines WWL is delayed than timing when a read row decoder 111 activates read-out word lines RWL, and the reading operation is performed by closing write-in word lines as they are while performing the read-out first and performing the writing operation afterwards.
これにより、ライトロウデコーダ１０１が書込みワード線ＷＷＬを活性化するタイミングを、リードロウデコーダ１１１が読出しワード線ＲＷＬを活性化するタイミングよりも遅らせて、先に読出しを行い、後から書込み動作を行うことで、書込みワード線を閉じたまま読出し動作を行う。 - 特許庁 - To realize a semiconductor memory in which a column decoder constituted of a plurality of transistors is not used, and a stable reading operation is made possible to a low power supply voltage without being affected by a high threshold value due to the substrate bias effect caused in the transistors constituting the column decoder by connecting bit lines with a reading circuit.
複数のトランジスタから構成されるカラムデコーダを用いることなく、ビット線と読み出し回路を接続することで、カラムデコーダを構成するトランジスタに生じる基板バイアス効果による高閾値化の影響を受けることなく、低電源電圧まで安定した読み出し動作が可能な半導体記憶装置を実現する。 - 特許庁 - This device is characterized in that a transistor connected to a word line in a row decoder is made only one piece out of NMOS transistor QN1-QN10 per one line of word lines CG(1)-CG(8) by providing a voltage switching circuit 54A including PMOS transistors QP11, QP12 in a row decoder 105 and a word line is driven.
ロウデコーダ回路１０５内にＰＭＯＳトランジスタＱＰ１１，ＱＰ１２を含む電圧切換回路５４Ａを設けることにより、ロウデコーダ回路内にてワード線に接続するトランジスタをワード線ＣＧ（１）〜ＣＧ（８）１本あたりＮＭＯＳトランジスタＱＮ１〜ＱＮ１０を１個のみとし、ワード線を駆動することを特徴としている。 - 特許庁 - The output section 10 inputs the transport packet to the decoder 20 according to the arrival time stamp of the source packet, and the decoder 20 allows the buffer TBn to have the capacity with which audio data for the time required for inputting an I picture being the initial picture of the TS2 into a video buffer TB1 can be buffered.
出力部１０は、ソースパケットのアライバルタイムスタンプに従ってトランスポートパケットをデコーダ２０に入力するものとし、デコーダ２０は、そのオーディオバッファＴＢｎを、ＴＳ２の最初のピクチャであるＩピクチャをビデオバッファＴＢ１に入力するために要する時間分のオーディオデータをバッファリング可能な容量とする。 - 特許庁 - For example, a channel is changed over in a digital broadcast receiver an MPEG image stream is changed over, and a video decoder starts a decoding operation according to the instruction of a decoding start (ST 11).
例えば、ディジタル放送受信機でチャネル切り換えがあり、ＭＰＥＧ画像ストリームが切り替わる場合、ビデオデコーダはデコード開始の指示に従ってデコード動作を開始する(ST11)。 - 特許庁 - A reading head 6, a memory 7, an ATRAC(adaptive transform acoustic coding) decoder 8, a this time reading part detecting circuit 9, a next time reading part detecting circuit 10 are connected to a CPU 5 through a bus bar.
ＣＰＵ５にバスバーを介して、読取ヘッド６，メモリ７，ＡＴＲＡＣデコーダ８，今回読取パート検出回路９，次回読取パート検出回路１０を接続する。 - 特許庁 - An interface decoder 20 decodes a control parameter communication signal output from a CPU 1, converts it into the control parameter, and stores the converted control parameter in a register 21.
インタフェースデコーダ２０は、ＣＰＵ１から出力された制御パラメータ通信信号をデコードし制御パラメータに変換し、前記変換した制御パラメータをレジスタ２１に保存する。 - 特許庁 - To provide a Viterbi decoder which is capable of dealing with a plurality of kinds of restrict lengths and the number of coefficients for an arbitrary estimate transmission line and can be composed of dedicated hardware of a small circuit scale.
複数種類の拘束長及び任意の推定伝送路の係数の数に対応でき、かつ、小さな回路規模の専用ハードウエアにより構成できるようにすること。 - 特許庁 - In the decoder 2, decoded data 8 is obtained by executing decoding processing, as well as, provided information 9 of an image, video or the like, are provided along with the decoding processing.
復号化装置２では復元化処理を行って復元データ８を得ると共に、復号化処理の際に画像や映像などの提示情報９が提示される。 - 特許庁 - The spatial decoder unit 23 additionally comprises a spatial synthesis unit 232 for transforming audio channels L and R into a pair of binaural signals Lb and Rb while using the binaural parameters bp.
本装置は更に、両耳パラメータｂｐを利用して、オーディオチャネルＬ、Ｒを両耳信号Ｌｂ、Ｒｂの対に変換する空間合成ユニット２３２を有する。 - 特許庁 - A decoder 24B for BIST decodes a test command inputted to an interface 23 for BIST and selects test information stored in the test signal storage part 24A.
ＢＩＳＴ用デコーダ２４Ｂは、ＢＩＳＴ用インタフェース２３に入力されたテストコマンドをデコードし、テスト信号記憶部２４Ａに記憶されたテスト情報を選択する。 - 特許庁 - A decoded result of an LDPC decoder 34 is fed back to a MIMO-MLSE equalizer 32, and the MIMO-MLSE equalizer 32 removes ISI and IAI.
ＬＤＰＣ復号器２１の復号結果をＭＩＭＯ−ＭＬＳＥ等化器３２にフィードバックし、ＭＩＭＯ−ＭＬＳＥ等化器３２でＩＳＩ及びＩＡＩの除去を行う。 - 特許庁 - A decoder judges whether the preparatory pulses SP1 and SP2 are used, on the basis of the wave height value offset data to differentiate the translation content of printing data corresponding to the judge result.
また、デコーダは、波高値オフセット情報に基づいて予備パルスＳＰ１，ＳＰ２を使用するか否かを判断し、判断結果に応じて印字データの翻訳内容を異ならせる。 - 特許庁 - A parallel processing controller 15 divides a time into a plurality of time slots and allows the decoder 14 to perform decoding processing upon the channels while switching the time slots.
並列処理制御部１５は、時間を複数のタイムスロットに分割し、タイムスロットを切り換えながら、復号化部１４による各チャネルの復号化処理を実行させる。 - 特許庁 - A high-order decoder 14 compares a bit on a high-order side with a setting value 2 and outputs the H level only in a period matched with the bit pattern on the setting value 2.
同様に、上位デコーダ１４は、上位側のビットと設定値２とを比較し、設定値２にかかるビットパターンと一致する期間においてのみＨレベルを出力する。 - 特許庁 - If the invalid instructions are continued, the power consumption of the decoder 119 and a floating-point register 121 as well as a floating point data path 123 can be reduced.
無効命令が連続した場合、浮動小数点データパス１２３に加え、浮動小数点デコーダ１１９と浮動小数点レジスタ１２１の消費電力が削減できる。 - 特許庁 - And operation signals S1a-S3a are generated by a decoder DCa depending on combination of output of the comparators OP1-OP3, and it is decided which capacitors are connected parallel.
そして、比較器ＯＰ１〜ＯＰ３の出力の組み合わせにより、デコーダＤＣａで動作信号Ｓ１ａ〜Ｓ３ａを発生し、どのコンデンサを並列接続させるかを決定する。 - 特許庁 - Subsequently, decoded data recovered by a window selector of the decoder 16 is selected based on the correction information and outputted to an imaging means 18.
続いてデコーダ１６のウィンドウセレクタにより復元されたデコードデータを補正情報に基づいて選択し、選択されたデコードデータを画像形成手段１８に出力する。 - 特許庁 - To provide a decoding method and a decoder by which equivalent decoding performance is obtained by a smaller calculation amount, and a calculation required time and a circuit scale are reduced.
より少ない計算量で同等の復号性能を得られ、計算所要時間、回路規模の削減を図ることが可能な復号方法および復号装置を提供する。 - 特許庁 - Also, in this case, in the following decoding processing, a decoder determines all the viewpoints can be decoded without reference to other viewpoints and decodes them.
また、この場合、以降の復号処理においては、復号装置は全ての視点について他の視点を参照せずに復号できる視点であると判断して復号する。 - 特許庁 - After that, the address output command circuit 7 makes a signal SC to be 'H' at the time of finish of input of a column address (NCK=8), an address buffer 4 outputs a column address to a column decoder 9.
その後、アドレス出力指令回路７はカラムアドレスの入力完了時（ＮCK＝８）に信号ＳC をＨとし、アドレスバッファ４はカラムデコーダ９にカラムアドレスを出力する。 - 特許庁 - Also, a maximum likelihood decoder 6 based on PR(1, -1) generates two kinds of binary data by NRZ and binary data by NRZI, and supplies them to the selection circuit 7.
また、PR（1,-1）に基づいた最尤復号器６も、ＮＲＺによる２値化データとＮＲＺＩによる２値化データの２種類を生成し、選択回路７に供給する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
