「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 79 80 81 82 83 84 85 86 87 .... 141 142 次へ＞- When the decode result of decoder 6 shows a writing operation in a register r0, a register rewriting control part 9 of a sequencer makes a selector 4 select operation result data by an operation part 3, and when specific conditions are established for the decode result of a decoder 6, the register rewriting control part 9 makes the selector 4 select an initial value "0" side.
シーケンサのレジスタ書き換え制御部９は、デコーダ６のデコード結果がレジスタｒ０に対する書込み操作を示す場合、セレクタ４に演算部３による演算結果データを選択させ、デコーダ６のデコード結果について特定条件が成立すると、セレクタ４に初期値「０」側を選択させる。 - 特許庁 - The decoder section 200 includes: a decoder 220 for generating a pulse coded modulation (PCM) data from an audio stream; a modulation information storage section 230 in which modulation information for indicating a modulation object part in the audio stream is set; and a modulation signal addition section 240 in which a modulation signal for indicating the modulation object part is added to the PCM data.
デコード部２００は、オーディオストリームからＰＣＭデータを生成するデコーダ２２０と、オーディオストリームのうちの加工対象部分を示す加工情報が設定されている加工情報記憶部２３０と、ＰＣＭデータに加工対象部分であることを示す加工合図を付加する加工合図付加部２４０と、を備える。 - 特許庁 - To provide an MPEG decoder for caption display where even a general television receiver without a caption function can conduct the caption function and a system with the caption function can be realized at a low cost because the MPEG decoder can be applied to various system and to provide a decoding method.
キャプション機能の無い一般のテレビでもキャプション機能が行えるようになり、しかも、ＭＰＥＧデコーダを用いる各種のシステムに適用可能なことから安価でキャプション機能付きシステムを実現することが可能となるキャプションディスプレイのためのＭＰＥＧデコーダ及びデコーディング方法を提供すること。 - 特許庁 - The processing satellite web proxy cache subsystem for a satellite payload 106 is provided with an uplink demodulator/decoder 108 for recovering the resource information request from a satellite uplink, cache memory 210, proxy cache 118 provided with a processor 204, and switch 116 coupled to the uplink demodulator/decoder and the web proxy cache.
衛星ペイロード１０６のための処理用衛星プロキシ・キャッシュ・サブシステムは、衛星アップリンクからリソース情報要求を回復するアップリンク復調・復号器１０８と、キャッシュメモリ２１０、プロセッサ２０４を含むプロキシ・キャッシュ１１８と、アップリンク復調・復号器及びウェブ・プロキシ・キャッシュに結合されたスイッチ１１６とを備える。 - 特許庁 - The enhancement layer decoder 112 is supplied with a bit stream obtained from the extractor 109, and a high resolution estimation signal delivered from the high resolution estimation signal decoder 111; decodes the bit stream; and then decodes the spatial resolution signal of an original video signal, using a signal obtained therefrom and the high resolution estimation signal.
エンハンスメントレイヤデコード部112は、エクストラクト部109から得られるビットストリーム及び高解像度推定信号復元部111から出力される高解像度推定信号が供給され、ビットストリームを復号し、そこで得られる信号と高解像度推定信号とを用いてオリジナル映像信号の空間解像度の信号を復号する。 - 特許庁 - When the error rate of a reproduced signal inputted from a BCH decoder 112 is larger than the prescribed value and error correction of the reproduced signal can be performed in the BCH decoder 112, a controller 114 reads out reproduced data corresponding to the reproduced signal from a memory 127 and gives it to a BCH encoder 116.
コントローラ１１４は、ＢＣＨデコーダ１１２から入力された再生信号のエラーレートが所定値よりも大きく、かつ、その再生信号がＢＣＨデコーダ１１２において誤り訂正できたとき、その再生信号に対応する再生データをメモリ１２７から読出してＢＣＨエンコーダ１１６へ与える。 - 特許庁 - A 1/f fluctuation generator 6 changes digital image information supplied from a decoder 5 (1/f fluctuation processing) to have fluctuation in image display according to digital image information supplied from the decoder 5, and supplies digital image information that is subjected to 1/f fluctuation processing to a video projector 71.
１／ｆゆらぎ発生部６は、デコーダ５から供給されたディジタル映像情報に応じた映像の表示がゆらぎを有するように、デコーダ５から供給されたディジタル映像情報を変更（１／ｆゆらぎ加工）し、１／ｆゆらぎ加工を施したディジタル映像情報をビデオプロジェクタ７１に供給する。 - 特許庁 - An encoding parameter multiplexer 103 multiplexes a present encoding parameter and the encoding parameter of plural generation which are included in history information supplied from a history decoder 104 to video data supplied from a decoder 102 to output to an encoding parameter separator 105 as the digital video signal of a base band.
符号化パラメータ多重装置１０３は、現符号化パラメータと履歴復号装置１０４より供給される履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁 - The display time data in the A-CONT pack are separated into display starting time data and display completing time data by a display time decoder 51 to be applied to a start comparator 52 and an end comparator 53 and character data are converted into dot matrix character data for display by a character data decoder 54 to be stored in a buffer 55.
Ａ−ＣＯＮＴパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - The display time data in the pack A-CONT are separated by a display time decoder 51 into display start time data and display end time data, which are impressed to a start comparator 52 and an end comparator 53; and character data are converted by a character data decoder 54 into dot matrix character data for display and stored in a buffer 55.
Ａ−ＣＯＮＴパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - Gradation voltages V1 to V64 are input to the N-channel decoder area, and gradation voltages V65 to V128 are input to the P-channel decoder area, and one prescribed gradation voltage is selected by each of data DT-1 to DT-n, and selected gradation voltages are output as output voltages OUT-1 to OUT-n.
Ｎチャネルデコーダ領域には，階調電圧Ｖ１〜Ｖ６４が入力され，Ｐチャネルデコーダ領域には，階調電圧Ｖ６５〜Ｖ１２８が入力されており，データＤＴ−１〜ＤＴ−ｎによって，所定の一の階調電圧が選択され，出力電圧ＯＵＴ−１〜ＯＵＴ−ｎとして出力される。 - 特許庁 - A low reliability information storage memory 551 or 552 stores only d pieces of information in order from the lowest reliability out of reliability information M1 being an output of a first soft output decoder 501 and reliability information M2 being an output of a second soft output decoder 502 respectively, which are obtained in the last loop of turbo decoding processing.
ターボ復号処理の最後のループで得られる第１軟出力復号器５０１の出力である信頼度情報Ｍ１と、第２軟出力復号器５０２の出力である信頼度情報Ｍ２とのうち、信頼度の低いものから順にｄ個だけ、低信頼度情報格納メモリ５５１又は５５２にそれぞれ記憶する。 - 特許庁 - When an active command is issued, a row decoder 18 selects some of word lines WL designated by the active command and a column decoder 15 selects bit lines LBL, GBL designated by the active command from among the plurality of bit lines LBL, GBL, to decide a bit line to be sensed.
アクティブコマンドにより、ロウデコーダ１８が複数のワード線ＷＬからアクティブコマンドで指定されたワード線ＷＬの一部を選択するとともに、カラムデコーダ１５が複数のビット線ＬＢＬ、ＧＢＬからアクティブコマンドで指定されたビット線ＬＢＬ、ＧＢＬを選択することにより、センス予定のビット線を決定する。 - 特許庁 - Further, in the case of switching of sources A/B, the changeover switch 24 is switched by each program after a source B is given to the decoder 27 connected to the changeover switch 28 in a prescribed time before final data of the program of the source A are given to the decoder 26 connected to the changeover switch 23.
また、Ａ／Ｂ切替時に、切替スイッチ２３において接続状態にあるデコーダ２３に入力されるＡ素材の番組における最後のデータが入力される所定時間前にＢ素材を切替スイッチ２８に接続されるデコーダ２７に入力した後に、切替スイッチ２４を番組毎に切り替える。 - 特許庁 - Encoded data of H.323 received data and H.320 received data of ITU-T recommendations are reproduced by using a decoder part 504 as they are and distributed in streams onto an IP network through a distribution data processing part 506 by eliminating processing that once decodes these data by using a decoder and reencodes the data by using an encoder.
ＩＴＵ−Ｔ勧告のＨ．３２３受信データやＨ．３２０受信データを、一度デコーダにより復号化して、再びエンコーダにより符号化する処理をなくして、これ等受信データの符号化データをデコーダ部５０４においてそのまま複製して配信データ処理部５０６を介して、ＩＰネットワーク上へストリーム配信する。 - 特許庁 - Further, the device has a peripheral circuit region 120, and is provided with a main memory ground line decoder connected electrically to ground lines of respective memory array regions 150, an addition memory ground line decoder, and signal transmission lines 136, 138 of at least two or more lines of which both ends are connected electrically to respective decoders.
更に周辺回路領域１２０を有し、それぞれのメモリアレイ領域１５０の接地線に電気的に接続するメインメモリ接地線デコーダと、付加メモリ接地線デコーダと、それぞれのデコーダに両端が電気的に接続する少なくとも２本以上の信号伝送線１３６，１３８とを備える。 - 特許庁 - A bi-directional transceiver includes a tuner for receiving a digital broadcast signal and generating a data stream; an audio video decoder for decoding the data stream into a video signal; a cable modem for implementing bi-directional communication using internet protocols; and a central processing unit (CPU) for managing and coordinating the tuner, the audio video decoder and the cable modem.
双方向送受信装置は、デジタル放送信号を受信してデータストリームを生成するチューナと、データストリームをビデオ信号にデコードするオーディオビデオデコーダと、インターネットプロトコルを用いて双方向通信を実行するケーブルモデムと、チューナ、オーディオビデオデコーダ及びケーブルモデムを制御する中央演算処理装置とを備える。 - 特許庁 - An image decoder 17, a graphics accelerator 18 and a sound source unit 19 provided to the portable information device have the same design specifications as the design specifications of an image decoder, a graphics accelerator and a sound source unit provided to a notebook PC which cooperates with the portable information device and perform the same processing operation according to the same input data.
携帯情報機器に設けられている画像デコーダ17，グラフィックスアクセラレータ18及び音源ユニット19は、連携するノートＰＣに設けられている画像デコーダ，グラフィックスアクセラレータ及び音源ユニットと、それぞれ同一の設計仕様をなしており、同一の入力データに応じて同じ処理動作を行う。 - 特許庁 - The display time data in the D pack are separated to display start time data and display end time data by a display time decoder 51 and impressed to a start comparator 52 and an end comparator 53, and the character data are converted to dot matrix character data for display by a character data decoder 54 and stored in a buffer 55.
Ｄパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - The display time data in the A-CONT pack are separated to display start time data and display end time data by a display time decoder 51 and applied to a start comparator 52 and an end comparator 53, and character data are converted to dot matrix character data for display by a character data decoder 54 and stored in a buffer 55.
Ａ−ＣＯＮＴパック内の表示時間データは表示時間デコーダ５１により表示開始時間データと表示終了時間データに分離されてスタートコンパレータ５２とエンドコンパレータ５３に印加され、文字データは文字データデコーダ５４により表示用のドットマトリクス文字データに変換されてバッファ５５に格納される。 - 特許庁 - Compressed voice data which have been subjected to channel decoding by a channel decoder 12 are temporarily decoded by a voice decoder 13, then the decoded data are subjected to voice encoding again by a voice encoder 4 in a coding rate designated by a user, and compressed voice data obtained in this way are stored in a recording memory 17, thereby recording a received voice.
受信音声は、チャネル復号器１２でチャネル復号がなされた圧縮音声データを音声復号器１３で一旦復号したのち、音声符号化器４にてユーザが指定する符号化レートで再度音声符号化し、これにより得られる圧縮音声データを録音用メモリ１７に記憶することで録音される。 - 特許庁 - When reproduction start is directed to a MIDI sequencer and a decoder circuit 14, a musical sound signal according to note event of parts 1 and 2 is supplied from the sound source circuit 13 to a mixing circuit 15, and the musical sound signal according to an audio data of the parts 3 and 4 is supplied from the decoder circuit 14 to the mixing circuit 15.
ＭＩＤＩシーケンサおよびデコード回路１４に対して再生開始が指示されると、音源回路１３からパート１および２のノートイベントに応じた楽音信号がミキシング回路１５へ供給され、デコード回路１４からパート３および４のオーディオデータに応じた楽音信号がミキシング回路１５へ供給される。 - 特許庁 - The device has a memory cell array equipped with a plurality of memory cells which are accessed in response to a plurality of word line selecting signals and a plurality of column selecting signals, a row decoder which generates a plurality of word line selecting signals by decoding the row address, and a column decoder which generates a plurality of column selecting signals by decoding the column address.
複数のワードライン選択信号と複数のカラム選択信号に応答してアクセスされる複数のメモリセルを備えたメモリセルアレイ、ロウアドレスをデコーディングして複数のワードライン選択信号を発生するロウデコーダ、及びカラムアドレスをデコーディングして複数のカラム選択信号を発生するカラムデコーダを備える。 - 特許庁 - The system controller 5 receives the video signal for comparison, compares the video signal for comparison with a video signal to be compared, read out from the optical disk 1, and reproduced by a decoder 3, and outputs a difference signal of both video signals, and according to the difference signal a set value of the decoder 3 is updated.
システムコントローラ５では、前記比較用映像信号を受信し、光ディスク１から読み出され、デコーダ３で再生された比較対象の映像信号と前記比較用映像信号とを比較して両映像信号の差異信号を出力し、差異信号に従ってデコーダ３の設定値を更新させる。 - 特許庁 - This semiconductor memory is provided with a spare block decoder 8 enabling the selection of a spare memory block and a register section 6 holding a signal making the spare block decoder effective, and it is controlled whether the spare memory block is used as a second regular memory region or it is used as a spare memory block for redundancy by a signal held by the register.
予備メモリブロックを選択可能にする予備ブロックデコーダ８と予備ブロックデコーダを有効にする信号を保持するレジスタ部６を設け、レジスタが保持する信号により、予備メモリブロックを第２の正規メモリ領域として使用するか、冗長用の予備メモリブロックとして使用するかを制御する。 - 特許庁 - To prevent data required for initialization and/or setting of a WMA STD decoder or a WMA LSL decoder from being redundantly obtained, in the case that it is not determined whether a format is WMA STD (WMA Standard) or WMA LSL (WMA Lossless) although it is determined to be WMA (Windows Media Player).
フォーマットがＷＭＡであることを判別できるが、ＷＭＡ ＳＴＤ、又は、ＷＭＡ ＬＳＬのいずれであるかを判別することができない場合に、ＷＭＡ ＳＴＤデコーダ、又は、ＷＭＡ ＬＳＬデコーダの初期化及び／又は設定に必要なデータを重複して取得することを防止する。 - 特許庁 - As a result, timing when a write row decoder 101 activates write-in word lines WWL is delayed than timing when a read row decoder 111 activates read-out word lines RWL, and the reading operation is performed by closing write-in word lines as they are while performing the read-out first and performing the writing operation afterwards.
これにより、ライトロウデコーダ１０１が書込みワード線ＷＷＬを活性化するタイミングを、リードロウデコーダ１１１が読出しワード線ＲＷＬを活性化するタイミングよりも遅らせて、先に読出しを行い、後から書込み動作を行うことで、書込みワード線を閉じたまま読出し動作を行う。 - 特許庁 - An encoding parameter multiplexer 103 multiplexes a current encoding parameter and encoding parameters of plural generations included in history information fed from a history decoder 104 on video data fed from a decoder 102 and provides an output of the multiplexed data as a base band digital video signal to a encoding parameter demultiplexer 105.
符号化パラメータ多重装置１０３は、現符号化パラメータと履歴復号装置１０４より供給される履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁 - In the case of an instruction word added with an addressing mode and requiring the calculation of the address value, an instruction decoder directly designate a microcode executing only the address calculation, but when it is not such an instruction, the instruction decoder designates the micro-code executing the main processing of the instruction word by a starting address ROM 8.
命令デコーダは、アドレシングモードが付加されアドレス値の計算が必要となる命令語の場合には上記アドレス計算のみを行うマイクロコードを開始アドレスＲＯＭ４によって直接指定し、そうでない場合には命令語の本処理を実行するマイクロコードを開始アドレスＲＯＭ８によって指定する。 - 特許庁 - To realize a semiconductor memory in which a column decoder constituted of a plurality of transistors is not used, and a stable reading operation is made possible to a low power supply voltage without being affected by a high threshold value due to the substrate bias effect caused in the transistors constituting the column decoder by connecting bit lines with a reading circuit.
複数のトランジスタから構成されるカラムデコーダを用いることなく、ビット線と読み出し回路を接続することで、カラムデコーダを構成するトランジスタに生じる基板バイアス効果による高閾値化の影響を受けることなく、低電源電圧まで安定した読み出し動作が可能な半導体記憶装置を実現する。 - 特許庁 - This device is characterized in that a transistor connected to a word line in a row decoder is made only one piece out of NMOS transistor QN1-QN10 per one line of word lines CG(1)-CG(8) by providing a voltage switching circuit 54A including PMOS transistors QP11, QP12 in a row decoder 105 and a word line is driven.
ロウデコーダ回路１０５内にＰＭＯＳトランジスタＱＰ１１，ＱＰ１２を含む電圧切換回路５４Ａを設けることにより、ロウデコーダ回路内にてワード線に接続するトランジスタをワード線ＣＧ（１）〜ＣＧ（８）１本あたりＮＭＯＳトランジスタＱＮ１〜ＱＮ１０を１個のみとし、ワード線を駆動することを特徴としている。 - 特許庁 - The output section 10 inputs the transport packet to the decoder 20 according to the arrival time stamp of the source packet, and the decoder 20 allows the buffer TBn to have the capacity with which audio data for the time required for inputting an I picture being the initial picture of the TS2 into a video buffer TB1 can be buffered.
出力部１０は、ソースパケットのアライバルタイムスタンプに従ってトランスポートパケットをデコーダ２０に入力するものとし、デコーダ２０は、そのオーディオバッファＴＢｎを、ＴＳ２の最初のピクチャであるＩピクチャをビデオバッファＴＢ１に入力するために要する時間分のオーディオデータをバッファリング可能な容量とする。 - 特許庁 - In a decoder 153, a signal is changed in accordance with a value of a parameter (p) through a decoding process, thereby obtaining a student signal corresponding to the value of the parameter (p).
復号化器１５３では、復号化の過程で、パラメータｐの値に応じて信号が変化するようにされ、当該パラメータｐの値に対応した生徒信号が得られる。 - 特許庁 - For example, the encoder or decoder is provided with an MB division device and the processing unit for performing the block distortion reduction processing by the block distortion reduction filter is made an image unit after MB division.
例えば、マクロブロック分割装置を備え、前記ブロック歪み低減フィルタによってブロック歪み低減処理を行う処理単位を、マクロブロック分割後の画像の単位とした。 - 特許庁 - Then a DVE(Digital Video Encoder) 6 inserts the closed caption data of the Line 21 system to the 21st scanning line of the analog video signal converted by the decoder 5 and provides an output.
そして、ＤＶＥ６においてデコーダ５で変換したアナログ映像信号の２１本目の走査線に、Ｌｉｎｅ２１方式のクローズドキャプションデータを挿入して出力する。 - 特許庁 - The transistor Qn20 of a previous cycle and the transistor Qn21 of a next cycle are multiple-selected for a fixed period by a column decoder control circuit 10 before the start of pre-charge.
プリチャージ開始前に、カラムデコーダ制御回路１０によって、前サイクルのトランジスタＱｎ２０と次サイクルのトランジスタＱｎ２１を一定期間多重選択させる。 - 特許庁 - The decoder decides which of an image rebuilt up without filtering and an image filtered and rebuilt is used to fill a frame storage device.
これらのパラメータに基づいて、復号器は、フレーム格納器を、フィルタされないで再構築される画像と、フィルタされて再構築される画像のいずれで満たすべきかを決定する。 - 特許庁 - After the repeated processings are completed, the data are binarized to perform error correction per symbol by hard decision, and then the data are outputted to a symbol error correction decoder 110.
この繰り返し処理が終了後に、データを２値化して硬判定によるシンボル単位の誤り訂正を行った後にシンボル誤り訂正復号器１１０に出力する。 - 特許庁 - The FSK signal wave received in each of the JJY receiving sections is demodulated by a time information decoder 6 and transmitted to a time information display part 7 as a time information signal 25.
各個が受信したＦＳＫ信号波は、時間情報デコーダ６により復調され、時間情報信号２５とし時間情報表示部７に伝達される。 - 特許庁 - Meantime, during the display of still pictures, when the display of part of a still picture is changed, the decoder circuit 13a is used to designate the scanning lines relating to the display modification.
一方、静止画表示中であって静止画の一部を表示変更するときには、デコーダ回路１３ａを使用して、表示変更に関係する走査線を指定する。 - 特許庁 - In a NAND-type flash memory, a row decoder selects a first block and a second block out of a plurality of blocks according to an address signal and simultaneous selection signal.
ＮＡＮＤ型フラッシュメモリのロウデコーダは、アドレス信号および同時選択信号に応じて、複数のブロックのうち第１のブロックと第２のブロックとを選択する。 - 特許庁 - An instruction decoder 62 reads the instruction code stored in the instruction buffer 52, and decodes it, and applies a control signal for executing the decoded instruction to the shader 30.
命令デコーダ６２は、命令バッファ５２に保持された命令コードを読み出し、デコードし、デコードされた命令を実行するための制御信号をシェーダ３０に与える。 - 特許庁 - A received data analyzer 23 uses the received image data to perform data interpolation, etc., a decoder 24 decodes the image data, and a display 25 shows the decoded image data on the screen.
また、受信された画像データを用いて受信データ解析器２３でデータ補間等され、復号器２４で画像データの復号化が行われ、表示器２５で画面表示される。 - 特許庁 - On the decoder side, look up of the code book D_1 is conducted by the LSP index n_1, and backward quantization is carried out, on the basis of the generated information of bit allocation for each band.
デコーダ側では、ＬＳＰインデックスｎ_１によりコードブックＤ_１のルックアップが行われ、生成されたバンド別ビット割当情報ｄに基づいて逆量子化が行われる。 - 特許庁 - To provide an image decoder and an image decoding method which enhance a processing rate by concurrent decoding, and moreover prevent an increase in circuit scale.
デコードする際に並列化して処理速度を向上させ、しかも回路規模の増大を防げる画像復号装置及び画像復号方法を提供することである。 - 特許庁 - A row decoder 18 receiving a row address pre-decode signal and generating a row address decode signal is connected to a word line driver 15 driving a plurality of word lines WL.
複数のワード線ＷＬを駆動するワード線ドライバ１５には、ロウアドレスプリデコード信号を受け、ロウアドレスデコード信号を生成するロウデコーダ１８が接続されている。 - 特許庁 - A decoder circuit 1 is installed in each of the memory cells and is connected via a word line WL to the other terminal of the ferroelectric capacitive element 2 composing the memory cells.
デコーダ回路１は、複数のメモリセル毎に設置され、メモリセルを構成する強誘電体容量素子２の他方の端子にワード線ＷＬを介して接続される。 - 特許庁 - To provide a transport stream decoder that prevents data from being missing and allows a CPU to read a section even when designated sections are consecutively transmitted.
指定するセクションが連続して伝送される場合であっても、データの取りこぼしなく、ＣＰＵがセクションを読取ることが可能なトランスポートストリーム復号装置を提供する。 - 特許庁 - These pieces of information, in the same way as video information, are displayed on a liquid crystal display panel 26L, 26R through an OSD(on-screen display) circuit 35, a mixer circuit 36 and a decoder 24.
これらの情報は画像情報と同様に、ＯＳＤ回路３５、混合回路３６、デコーダ２４を介して液晶表示パネル２６Ｌ、２６Ｒに表示する。 - 特許庁 - A main screen processing part 211 converts data corresponding to a main screen, decoded by a first decoder 201 into data for main screen display and outputs it as the main screen.
主画面処理部２１１は、第１デコーダ２０１によってデコードされた、主画面に相当するデータを主画面表示用データに変換して主画面として出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
