「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 86 87 88 89 90 91 92 93 94 .... 141 142 次へ＞- The NAND type flash memory element comprises a cell array area 100b composed of first, second cell blocks B1, B2, a row decoder 300b driving the cell array area 100b.
ナンド型フラッシュメモリ素子は第１、第２セルブロックＢ１、Ｂ２から構成されたセルアレイ領域１００ｂと、セルアレイ領域１００ｂを駆動させるロウデコーダ３００ｂとを含む。 - 特許庁 - The block parallel decoding algorithm and the decoder architecture corresponding to the algorithm employ a set of interconnected processing nodes configured in the form of a probability dependent graph.
ブロック並列復号化アルゴリズムおよび対応する復号化器アーキテクチャは、確率依存グラフの形で構成される１組の相互接続される処理ノードを用いる。 - 特許庁 - A video monitor sub unit 71 is housed in the DTV 70, and further a decoder function block 72 and a feature function block 73 are housed in this video monitor sub unit 71.
ＤＴＶ７０には、ビデオモニタサブユニット７１が収納され、さらにこのビデオモニタサブユニット７１には、デコーダファンクションブロック７２と、フィーチャファンクションブロック７３とが収納される。 - 特許庁 - To provide a single decoder for decoding a data transmission signal transmitted according to one system of a plurality of encoding schemes including a superimposing code and a turbo code.
畳み込み符号とターボ符号を含む複数の符号化スキームのうちの１つの系に従って送信されたデータ送信信号を復号化する単一の復号化器を提供する。 - 特許庁 - A reception circuit 10 receiving multiplex broadcasting and a decoder circuit taking out data on a character program from a multiplex signal which the reception circuit 10 receives are provided.
多重放送を受信する受信回路１０と、受信回路１０の受信した多重化信号から文字番組のデータを取り出すデコーダ回路４１とを設ける。 - 特許庁 - To provide a digital broadcast receiver for reducing power consumption, or improving an operation response of an application even in a decoder with low throughput.
消費電力を削減することの可能な、或いは処理能力の低いデコーダーでもアプリケーションの操作レスポンスを改善することが可能なデジタル放送受信装置を提供する。 - 特許庁 - A post-write buffer 12 is composed of an address buffer 27, a data buffer 29, first and second clock timing signals, an address decoder 24 and a write enable circuit 31.
後置書込みバッファ１２は、アドレス・バッファ２７，データ・バッファ２９，第１のクロック・タイミング信号，第２のクロック・タイミング信号，アドレス・デコーダ２４，書込みイネーブル回路３１で構成される。 - 特許庁 - To provide a reed Solomon decoder where its circuit scale is remarkably miniaturized and its decoding processing speed is considerably increased and to provide an error correction method.
本発明は、回路規模の大幅な小型化、復号化処理スピードの大幅な高速化を実現するリード・ソロモン復号器及び誤り訂正方法を提供することを課題とする。 - 特許庁 - Thus, the code data after demodulation can be obtained with the logarithmic likelihood of a real numerical value, and the code data whose not-binary information is restored can be supplied to a post-stage turbo-decoder.
こうして、復調後の符号データを実数値の対数尤度で得ることができ、後段のターボ復号器に対して軟情報の復元された符号データを供給できる。 - 特許庁 - To provide an image coder and an image decoder which judge global motion compensation or motion compensation without coding a motion selection flag in every macro block.
マクロブロック毎に動き選択フラグを符号化せず、グローバル動き補償方法または動き補償を判定する画像符号化装置及び画像復号装置を提供する。 - 特許庁 - In each element, the group modulation signal is decoded by the respective group decoder in the element and converted to k pieces of Fourier series signals, which are operated substantially as k pieces of GH-Folthret.
各素子では、それぞれの素子内の群複調器で群変調信号を復調して、ｋ個のフーリエ級数信号に変換し、実質的にｋ個のGH-Folthretとして動作する。 - 特許庁 - A TSP consists of data packets DTP or null packets NLP, and data packets DTP are not consecutively inputted to the viterbi decoder on characteristics of partial reception data.
ＴＳＰは、データパケットＤＴＰまたはヌルパケットＮＬＰからなり、部分受信データの特性上、データパケットＤＴＰが連続してビタビ復号器に入力されることはない。 - 特許庁 - This dynamic action can automatically be executed on the basis of coded parameters introduced by information found out from and existing in a bit stream decoded by the video decoder.
この動的作用は、ビデオ復号器によって復号されるビットストリームに見出される情報から導かれる符号化パラメータに基づいて、自動的に実行される。 - 特許庁 - At the initial write, data of the first password storage bit strings 5-0 are stored into an internal password data register 7 as internal password data by a password decoder circuit 6.
初回書き込み時には、パスワードデコーダ回路６により最初のパスワード記憶ビット列５−０のデータが内部パスワードデータとして内部パスワードデータレジスタ７に格納される。 - 特許庁 - To provide an information recording medium that allows a decoder that decodes only basic data to process an access unit which includes the basic data and the extension data for the next generation.
基本データのみを復号するデコーダが、基本データと次世代に対応する拡張データとを含むアクセスユニットを処理することを可能にする情報記録媒体を提供する。 - 特許庁 - The word line decoder 103 changes the address of each memory cell constituting the memory cell array 101 by this information, and reverses a writing order at the time of writing operation.
ワード線デコーダ１０３はこの情報によってメモリセルアレイ１０１を構成する各メモリセルのアドレスを変更し、書き込み動作時の書き込み順を反転させることができる。 - 特許庁 - Linear audio data obtained by decoding the MPEG audio data in the decoder 5 is provided with time information by a CPU 9 at a specified interval, and stored in an HDD 6.
デコーダ５でＭＰＥＧオーディオデータを復号して得られたリニアオーディオデータは、ＣＰＵ９で一定間隔で時間情報を付加されて、ＨＤＤ６に記憶される。 - 特許庁 - A Y selector 12 is connected through a Y switch to which a digit line corresponding to a sense amplifier circuit 8 is connected by control signals YS0-YS31 inputted from a column decoder circuit 11.
Ｙセレクタ12は、カラムデコーダ回路11から入力される制御信号YS0〜YS31により、センスアンプ回路8へ対応するデジット線が接続されたYスイッチを介して接続される。 - 特許庁 - To provide an apparatus comprising a video decoder configured to receive a composite video signal modulated on a sub-carrier signal and having a luma component and a chroma component.
副搬送波信号で変調され、輝度成分および色成分を有するコンポジットビデオ信号を受け取るよう構成されたビデオデコーダを備える装置を提供する。 - 特許庁 - An audio decoder 104 can narrow down interruption, that becomes trigger of synchronization determination processing, decode processing and buffer management processing to one output route where delay is minimized.
オーディオデコーダ１０４は、同期判定処理、デコード処理、バッファ管理処理の契機となる割り込みを最も遅延が少ない１つの出力経路に絞ることができる。 - 特許庁 - When a test instruction signal 37 is output from a command data 22, a test mode decoder 26 inputs the test instruction signal 37 and outputs a test signal 38.
コマンドデコーダ２２からテスト命令信号３７が出力されると、テストモードデコーダ２６において、そのテスト命令信号３７を入力し、テスト信号３８を出力する。 - 特許庁 - This decoder 5 obtains decoded data Cn by performing error correction decoding by a repetition decoding method of encoded data Xn transmitted on a communication path 3.
本発明は、通信路３に伝送された符号化データＸｎに対して繰り返し復号法による誤り訂正復号を行って復号データＣｎを得る復号器５に関する。 - 特許庁 - A decoder 23 decodes the data sent to the access register 25 for generating a format, an address and data to write a microcomputer control software in a flash ROM 12.
アクセスレジスタ２５に送信されたデータをデコーダ２３がデコードしてフラッシュＲＯＭ１２にマイコン制御ソフトウェアの書き込みを行うためのフォーマット、アドレス及びデータを生成する。 - 特許庁 - Then, a switch 5 of the row selected by a row decoder 3 is turned on, and the count value latched in the latch circuit 7 of the row is outputted as a digitized sensing data.
そして、行デコーダ３により選択された行のスイッチ５がオンとなり、その行のラッチ回路７に保持されたカウント値がデジタル化したセンシングデータとして出力される。 - 特許庁 - To provide a maximum likelihood decoder which can marvelously raise a probability corresponding with decoding candidates by comparing the plural number of decoding candidates in order of magnitude of likelihood.
複数の復号候補を尤度の大きい順から比較することにより、復号候補が一致する確率を飛躍的に高くすることができる最尤復号装置を提供する。 - 特許庁 - A timing regulation circuit 5 is equipped with a ferroelectric capacitor 13 for regulating the timing in transmitting the activating signal outputted by the column decoder 6 to the sense amplifier circuit 4.
タイミング調整回路５は、カラムデコーダ６の出力する活性化信号をセンスアンプ回路４へ伝達する際のタイミング調整のために強誘電体キャパシタ１３を備える。 - 特許庁 - When the strength of the broadcasting reception signal is lower than a prescribed level, an electronic switch circuit 10 is turned off not to input RDS data to an RDS decoder 5.
放送受信信号の強度が所定のレベル未満であれば、電子スイッチ回路１０がオフ状態になり、ＲＤＳデコーダ５にＲＤＳデータが入力されないようにする。 - 特許庁 - A prescribed protocol is executed and the infrared emitting element 35 and the infrared receiving element 36 transfer data taken out by the decoder circuit to an outer unit.
所定のプロトコルを実行して赤外線発光素子３５および赤外線受光素子３６により、デコーダ回路４１により取り出されたデータを外部機器に転送する。 - 特許庁 - A decoder/VIDEO encoder section 16 compares the error rates of the demodulation sections 14-1 with 14-2, and selects the TS of the smaller error rate as effective data.
デコーダ／ＶＩＤＥＯエンコーダ部１６は、復調部１４−１，１４−２の誤り率を比較し、誤り率が小さい方のＴＳを有効なデータとして選択する。 - 特許庁 - After each iteration of the FEC decoder, the detected unique word pattern is compared with the expected one and the frame sync is detected if the number of unique word errors has decreased.
ＦＥＣ復号器の各反復の後、検出したユニークワードパターンは予想されるものと比較され、ユニークワードエラー数が減少していた場合、フレームシンクが検出される。 - 特許庁 - To obtain a single power voltage type non-volatile storage device having a hierarchical column decoder in which the bias time of a word line at the level of staircase voltage can be shortened.
階段状電圧のレベルでのワード線のバイアス時間を短くし得る階層型列デコーダを有する単一電源電圧型の不揮発性記憶装置を提供する。 - 特許庁 - A selector 109 transfers DCT coefficient data in each stage of the block BK 1 from the Huffman decoder 102 to storage areas d1-d5 of a coefficient memory M4.
セレクタ１０９は、ハフマン復号化器１０２からのブロックＢＫ１の各段階のＤＣＴ係数データを、係数メモリＭ４の記憶領域ｄ１−ｄ５に転送する。 - 特許庁 - A row decoder circuit 31, adjacent to this cell array 21, is formed by using a Vpp oxide film 31a having a second thickness which is thicker than the Vcc oxide film 21a.
このセルアレイ２１に隣接するロウデコーダ回路３１は、上記Ｖｃｃ酸化膜２１ａよりも厚い、第２の膜厚を有するＶｐｐ酸化膜３１ａを用いて形成する。 - 特許庁 - A microcontroller 60 monitors packet error rate in the decoder 44 and instructs the equalizer 34 to adjust the coefficient step size, so as to reduce the packet error rate.
マイクロコントローラ６０はReed-Solomonデコーダ４４におけるパケットエラー率を監視し、チャネルイコライザ３４に命令してパケットエラー率を低減するように係数ステップサイズを調整する。 - 特許庁 - The apparatus further includes a decoder configured to retrieve one or more encoded values from the matrix code symbol in response to the processing of the image corresponding to the matrix code symbol.
当該装置はさらに、マトリクスコードシンボルに対応する画像の処理に応答して、マトリクスコードシンボルから１つ以上の符号化値を取出すように構成されたデコーダを含む。 - 特許庁 - To provide a JPEG decoder capable of performing decoding processing of compressed main image data and compressed thumbnail image data in JPEG data without using software.
ソフトウエアを用いることなく、ＪＰＥＧデータ中の圧縮主画像データ及び圧縮サムネイル画像データの復号処理を行うことができるＪＰＥＧ復号器を提供する。 - 特許庁 - In addition, payload data can be rounded up in size to an integer number of byte sizes, and then filler data can be added in a manner easily detectable by a decoder.
さらに、ペイロードデータのサイズを切り上げて整数のバイトサイズにすることができ、次に、復号器が容易に検出できる形で充填データを追加することを可能にする。 - 特許庁 - These improvements are accomplished by extraction of stereo-image describing parameters at the encoder side, which are transmitted and subsequently used for control of a stereo generator at the decoder side.
符号器側でパラメータを記述するステレオ画像の抽出によって達成され、それは伝送され、その後復号器側でステレオ生成器の制御のために使用される。 - 特許庁 - When the macro key is pressed and the operator number acquisition code exists in the macro key information, the number of an operator in charge is acquired and the operator number is transferred to a key code decoder.
マクロキーが押下されたとき、マクロキー情報に、オペレータ番号取得コードが存在すると、担当オペレータ番号を取得し、オペレータ番号をキーコードデコーダへ転送する。 - 特許庁 - A microcomputer 10 revises parameters for an algorithm denoting the procedures of the decode processing by the MPEG decoder 5 through settings of reading externally entered information from a memory.
マイコン１０はＭＰＥＧデコーダ５のデコード処理の手順を示すアルゴリズムのパラメータを外部からの入力情報に基づきメモリから読出す設定することにより変更する。 - 特許庁 - Then, in the TV 12 or the PC 11, by using the downloaded MPEG2 software decoder, the MPEG 2-TS received from the CS digital tuner 13 is decoded.
そして、ＴＶ１２あるいはＰＣ１１では、そのダウンロードされたＭＰＥＧ２ソフトウェアデコーダを用いて、ＣＳデジタルチューナ１３から受信したＭＰＥＧ２＿ＴＳのデコードが行われる。 - 特許庁 - A CPU 101 compares the video data converted by the video signal decoder 112 with past video data being video data prior to the converted video data to carry out motion detection processing.
ＣＰＵ１０１は、映像信号デコーダ１１２が変換した映像データに対して過去の映像データである過去映像データと比較することで動き検出処理を行う。 - 特許庁 - The diversity device is provided with a viterbi decoder 3 equipped with antennas 1a and 2a, demodulation parts 2a and 2b, four ACS parts 41-44 and a path memory 5.
ダイバーシティ装置は、アンテナ１ａおよび２ａ、復調部２ａおよび２ｂ、および４個のＡＣＳ部４１〜４４およびパスメモリ５を備えたビタビデコーダ３を備えている。 - 特許庁 - The MDCT coefficient from the MDCT circuit 27 is quantized by a quantization circuit part 40, and its index is read from an output terminal 51 and transmitted to the decoder side.
ＭＤＣＴ回路２７からのＭＤＣＴ係数が量子化回路部４０で量子化され、そのインデクスが出力端子５１より取り出されてデコーダ側に送られる。 - 特許庁 - A video decoding device 100 includes a hardware video decoder 115 which executes decoding of a pixel coefficient and writing of a reconstructed picture into an external memory 110.
ビデオ復号化装置１００は、ピクセルの係数の復号化と再構築されたピクチャの外部メモリ１１０への書込みとを実行するハードウェアビデオデコーダ１１５を備える。 - 特許庁 - A variable length decoder 11 receives coded data and decodes a quantization discrete cosine transform coefficient (a), motion vector information (b) and coded mode information (c) or the like.
符号化データは可変長復号器１１に入力され、量子化離散コサイン変換係数ａ、動きベクトル情報ｂ、符号化モード情報ｃなどが復号される。 - 特許庁 - A data bus control circuit 13 is provided to switch a data transmission circuit in the data bus coupled to the memory cell array on the basis of the result of the address decoder.
上記アドレスデコーダのデコード結果に基づいて、上記メモリセルアレイに結合されたデータバスにおけるデータ伝達路の切り替えを可能とするデータバス制御回路（１３）を設ける。 - 特許庁 - A TS decoder 15 is supplied with inputs or TS of digital broadcast waves from network interface modules (NIM) 13 and 14, and digital recorder/reproducer 10.
ネットワークインターフェースモジュール（ＮＩＭ）１３，１４、デジタル録画再生機１０より、それぞれの入力あるいはデジタル放送波のＴＳがＴＳデコーダ部１５に供給される。 - 特許庁 - This decoder has a video output processor 24 for displaying the video data and a timer 20, which is connected to the video output processor 24 and provides video output phase control.
本デコーダは、ビデオデータを表示するためのビデオ出力プロセサと、該ビデオ出力プロセサへ接続されておりビデオ出力位相制御を与えるタイマとを有している。 - 特許庁 - The video decoder recognizes a continuous not-coded macro-block group that is linked with a current frame in a bit string of compressed video data, which are received through transmission from the main memory.
ビデオデコーダはメインメモリから伝送を受けた圧縮されたビデオデータのビット列内で現在フレームと連関された連続的なノットコーディドマクロブロックのグループを識別する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
