「FIFO」を含む例文一覧(1355)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 27 28 次へ＞
  • DATA WIDTH VARIABLE FIFO MEMORY, FIFO MEMORY AND STORAGE DEVICE
    データ幅可変ＦＩＦＯメモリ、ＦＩＦＯメモリ及び記憶装置 - 特許庁
  • So the actual what's called the fifo, the fish in and the fish out
    結局 魚を投入して魚を得る 略して FIFO です - 映画・海外ドラマ英語字幕翻訳辞書
  • So the actual what's called the fifo, the fish in and the fish out
    結局 魚を投入して魚を得る 略して fifo です - 映画・海外ドラマ英語字幕翻訳辞書
  • Takes a producer object and adds it to the producer fifo associated with the channel.
    指定したプロデューサオブジェクトをチャネルのfifoに追加します。 - Python
  • returns the size of the pipe buffer, where fd must refer to a pipe or FIFO and path must refer to a FIFO.
    パイプ (pipe) バッファのサイズを返す。 このときfdはパイプか FIFO を参照していなければならず、pathは FIFO を参照していなければならない。 - JM
  • PACKET BUFFER FIFO MEMORY DEVICE
    パケットバッファＦＩＦＯメモリ装置 - 特許庁
  • FIFO READING CONTROL SYSTEM
    ＦＩＦＯ読み出し制御方式 - 特許庁
  • FIFO MEMORY ADDRESS CONTROL CIRCUIT
    ＦＩＦＯメモリアドレス制御回路 - 特許庁
  • In most cases, cp will
    多くの場合、cp は FIFO や `/dev/console' といった - JM
  • Set the mode of created FIFOs to
    作成される FIFO の許可モードを - JM
  • FIFO MEMORY ERROR MONITOR DEVICE
    ＦＩＦＯメモリ誤り監視装置 - 特許庁
  • To effectively use a storage region by collecting two FIFO of FIFO for transmission and FIFO for reception into one FIFO.
    送信用ＦＩＦＯと受信用ＦＩＦＯ等の２つのＦＩＦＯを１つのＦＩＦＯにまとめ、記憶領域を有効に使用する。 - 特許庁
  • Opening a FIFO for reading normally blocks until some other process opens the same FIFO for writing, and vice versa.
    FIFOを読み出し用にオープンすると、通常他のプロセスによって同じFIFOが書き込み用にオープンされるまでブロックされ、逆の場合も同様である。 - JM
  • "I/O on Pipes and FIFOs"
    "パイプや FIFO に対する入出力" - JM
  • The number of data stored in the data FIFO and the number of addresses stored in the address FIFO may be varied depending on the CAS waiting time of the semiconductor memory device.
    データFIFOの貯蔵書込データ数とアドレスFIFOの貯蔵アドレス数は半導体メモリ装置のCAS待ち時間に応じて可変的である。 - 特許庁
  • Return non-zero if the mode is from a FIFO (named pipe).
    ファイルのモードが FIFO (名前つきパイプ) の場合にゼロでない値を返します。 - Python
  • SELF-SYNCHRONIZING FIFO MEMORY DEVICE
    自己同期型ＦＩＦＯメモリ装置 - 特許庁
  • As the proper FIFO, a buffer memory FIFO and a ECR history FIFO can be provided in addition to the ALU history FIFO 69.
    履歴ＦＩＦＯとして、ＡＬＵ履歴ＦＩＦＯ６９のほか、バッファメモリ履歴ＦＩＦＯおよびＥＣＲ履歴ＦＩＦＯを設けることができる。 - 特許庁
  • These requests of low precedence and high precedence are brought out together when underun of the FIFO is generated if the FIFO does not input new data.
    これら低優先度および高優先度リクエストは共に、FIFOが新しいデータを入力しなければFIFOのアンダーランが発生するときに発行される。 - 特許庁
  • The packet buffer FIFO memory device performs writing and reading of packet data to be sequentially supplied in and from a memory under FIFO control.
    順次供給されるパケットデータについてメモリへの書き込み及びメモリからの読み出しをFIFO制御の下で行うパケットバッファFIFOメモリ装置である。 - 特許庁
  • CIRCUIT HAVING FIFO MEMORY
    先入れ先出しメモリを有する回路 - 特許庁
  • FIFO MEMORY CONTROLLER AND CONTROLLING METHOD OF FIFO MEMORY DEVICE
    ＦＩＦＯメモリ制御装置およびＦＩＦＯメモリ装置の制御方法 - 特許庁
  • A "FIFO" is a special file type that permits independent processes to communicate.
    "FIFO" は独立なプロセス間の通信を許可する特別なファイルタイプである。 - JM
  • Create a FIFO (a named pipe) named path with numeric mode mode.
    数値で指定されたモード mode を持つ FIFO (名前付きパイプ) をpath に作成します。 - Python
  • Return True if it is one of character device, block device or FIFO.
    キャラクタデバイス、ブロックデバイスあるいは FIFOのいずれかの場合に Trueを返します。 - Python
  • FIFO MEMORY AND SEMICONDUCTOR DEVICE
    ＦＩＦＯメモリ及び半導体装置 - 特許庁
  • ASYNCHRONOUS FIFO PACKET COMMUNICATION APPARATUS
    非同期ＦＩＦＯパケット通信装置 - 特許庁
  • FIFO CIRCUIT AND MULTIPROCESSOR SYSTEM
    ＦＩＦＯ回路及びマルチプロセッサシステム - 特許庁
  • A FIFO writing controller 33 controls the writing of image data into a FIFO memory 37 in synchronism with the clock signals inputted through a switch 33.
    FIFO書き込みコントローラ３３は、スイッチ３３を介して入力されるクロック信号に同期して、FIFOメモリ３７に対する画像データの書き込みを制御する。 - 特許庁
  • To provide a three-port FIFO buffer circuit using a standard static RAM and an exclusive shallow 16-word FIFO e.g. in a multilevel caching system.
    標準規格品のスタティックRAM、及び多重レベルキャッシング方式における専用品の浅い、例えば、16ワードのFIFOを使用する3ポートFIFOバッファ回路を提供する。 - 特許庁
  • A packet read part 150 controls the total band of the virtual multicast packets read from the certain FIFO and the packets read from one FIFO and transmits them to a multiplex circuit 140.
    パケットリード部150は、あるFIFOから読み出される仮想マルチキャストパケットと一方のFIFOから読み出されるパケットの総帯域を制御して多重回路140へ送信する。 - 特許庁
  • Furthermore, a write destination address and a read source address for the FIFO buffer are initialized.
    また、FIFOバッファ200に対する書込先アドレス及び読出元アドレスを初期化する。 - 特許庁
  • Normally, opening the FIFO blocks until the other end is opened also.
    通常、FIFO をオープンすると、その反対側がオープンされるまで停止(block)させられる。 - JM
  • Any process may open a FIFO, assuming the file permissions allow it.
    どんなプロセスでも、ファイルのアクセス許可があれば FIFO をオープンすることができる。 - JM
  • ERROR DETECTION SYSTEM OF FIFO MEMORY
    ＦＩＦＯメモリの誤り検出システム - 特許庁
  • FIFO MEMORY USING VOLATILE MEMORY
    揮発性メモリを用いたＦＩＦＯメモリ - 特許庁
  • After a DRAM controller sequencer 22 has latched the predetermined number of addresses to a DRAM to forward a data to a FIFO according to low priority or high priority of a request, a display FIFO module revalues the FIFO data level, and judges whether the FIFO data level is still lower than or equal to either of a low threshold or a high threshold.
    低優先度または高優先度リクエストに従ってデータを FIFO へ転送するため DRAM コントローラ・シーケンサ２２が予め決められた数のアドレスを DRAM へラッチした後、表示 FIFO モジュールは FIFO データレベルを再評価し、FIFO データレベルが低閾値または高閾値の値の一方よりまだ低いかまたは等しいかを判定する。 - 特許庁
  • Each six computer 821_k performs the first operation using the FIFO memory 822.
    ６個の各計算器８２１_kは、FIFOメモリ８２２を用いて、第１の演算を行う。 - 特許庁
  • FIFO MEMORY CONTROL METHOD, CIRCUIT AND FIFO MEMORY DEVICE USING THEM
    ＦＩＦＯメモリ制御方法、回路およびそれらを用いたＦＩＦＯメモリ装置 - 特許庁
  • FIFO MEMORY DEVICE AND RECEIVING SET
    ＦＩＦＯメモリ装置及び受信装置 - 特許庁
  • Each open file, socket, or fifo uses one file descriptor.
    ファイル、ソケット、パイプ (fifo) はそれぞれオープンされるとファイル記述子を一つ消費します。 - FreeBSD
  • A FIFO special file is similar to a pipe, except that it is created in a different way.
    FIFOスペシャルファイルはパイプに似ているが、作成のされ方のみが異なっている。 - JM
  • is not a regular file, a directory or a FIFO, the result
    が通常のファイル、ディレクトリ、FIFO のいずれでもない場合の 結果は規定されていない。 - JM
  • To accurately read effective data in FIFO without depending on a data processing unit when only fragmentary quantity in which effective data storage quantity is less than an output bus width is present in the FIFO by a data processing unit, in the FIFO of input bus width narrower than output bus width.
    入力バス幅＜出力バス幅となるFIFOにおいて、データ処理単位によりFIFO内に有効データ格納量が出力バス幅に満たない半端な量しか存在しない場合に、データ処理単位に依存せずFIFO内有効データを正確に読み出したい。 - 特許庁
  • The FIFO of M pieces of data paths are shared by a single FIFO section 2, and the FIFO section 2 is divided into N pieces of FIFO 2-1 to 2-N having comparatively small capacity.
    Ｍ個のデータ経路のＦＩＦＯを一つのＦＩＦＯ部２で共用化し、ＦＩＦＯ部２を比較的小容量のＮ個のＦＩＦＯ２−１〜２−Ｎに分割する。 - 特許庁
  • OUTPUT FIFO DATA TRANSFER CONTROLLER
    出力ＦＩＦＯデータ転送制御装置 - 特許庁
  • DATA TRANSFER CONTROLLER FOR FIFO MEMORY
    ＦＩＦＯメモリのデータ転送制御装置 - 特許庁
  • A display FIFO module 12 brings out requests of low precedence and high precedence to a DRAM controller sequencer 22, for loading display data to be transmitted to a display device 26 on the FIFO.
    表示FIFOモジュールは、表示装置に転送する表示データをFIFOにロードするため、DRAMアクセスを要求する低優先度および高優先度リクエストをDRAMコントローラ・シーケンサに発行する。 - 特許庁
  • When the address during the read operation is matched with the stored address of address FIFO, the data of memory cell array is not outputted and the stored write data of the data FIFO is outputted.
    そして、読出動作中のアドレスがアドレスFIFOの貯蔵アドレスと一致する場合には、メモリセルアレーのデータを出力せずにデータFIFOの貯蔵書込データを出力する。 - 特許庁
  • Then, FIFO statuses 25 and 15 generate FIFO status flags 58 and 48 from the content of the pointers 21 and 10 at the reference side and the content of the low order bit holding registers 13 and 23 at the destination of reference in the timing of the update signals.
    FIFOステータス25，15は更新信号のタイミングで参照側のポインタ21，10の内容と参照先の下位ビット保持レジスタ13，23の内容からFIFOステータスフラグ58、48を生成する。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 27 28 次へ＞

例文データの著作権について