「FIFO」を含む例文一覧(1355)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 27 28 次へ＞
  • If the storage quantity of the FIFO 1 becomes larger than a prescribed value, overflow of the FIFO 1 is prevented by making the second sampling frequency fs1 higher by the prescribed value.
    また、ＦＩＦＯ１の蓄積量が所定値より大きくなった場合、第２のサンプリング周波数fs1を所定値高くすることで、ＦＩＦＯ１のオーバーフローを防止する。 - 特許庁
  • An FIFO controller 12 receives audio data via a USB controller 11 and an FIFO 14 sequentially stores the data on the basis of synchronous control by a PLL 13.
    オーディオデータは、ＵＳＢコントローラ１１を介してＦＩＦＯコントローラ１２に入力され、ＰＬＬ１３による同期制御に基づきＦＩＦＯ１４に順次格納される。 - 特許庁
  • To enable an FIFO module to output responses in an order to be output.
    ＦＩＦＯモジュールが出力すべき順序でレスポンスを出力できるようにする。 - 特許庁
  • The CPU 6 receiving this interrupt signal reads the data from the reception FIFO 2.
    ＣＰＵ６は、この割込み信号をうけて、受信ＦＩＦＯ２からデータを読み出す。 - 特許庁
  • The variable length code index search device of this invention is provided with an FIFO circuit 1, a 1st shifter 2, a 2nd shifter 3, a first register circuit 4, a code length table 5, an adder 6 and a second register circuit 7.
    本発明は、FIFO回路１と、第１シフタ２と、第２シフタ３と、第１レジスタ回路４と、符号長テーブル５と、加算器６と、第２レジスタ回路７とを備えている。 - 特許庁
  • The interface control part outputs data of the FIFO part to the outside of the semiconductor chip, and inputs data inputted from the outside of the semiconductor chip to the FIFO part.
    インタフェース制御部は、ＦＩＦＯ部のデータを前記半導体チップの外部に出力し、前記半導体チップの外部から入力したデータをＦＩＦＯ部に入力する。 - 特許庁
  • Image data to which information compression processing is performed by an MPEG2 encoder LSI 22 are stored through an FIFO write control circuit 23 in an FIFO memory 24.
    ＭＰＥＧ２エンコーダＬＳＩ２２により情報圧縮処理が施された画像データは、ＦＩＦＯライトコントロール回路２３を介してＦＩＦＯメモリ２４に格納される。 - 特許庁
  • Thereby, it becomes possible to prevent the overflow and underflow of the FIFO.
    したがって、ＦＩＦＯのオーバーフローおよびアンダーフローを防止することが可能となる。 - 特許庁
  • To prevent link release from occurring by preventing overflow of a signal in a transmission signal FIFO and shortening a maximum delay time in the transmission signal FIFO.
    送信信号ＦＩＦＯにおける信号のオーバーフローを防止し、送信信号ＦＩＦＯでの最大遅延時間を小さくして、リンク解放が発生しないようにする。 - 特許庁
  • To provide a FIFO memory controller capable of improving data transfer efficiency when a write frequency of a FIFO memory is different from a read frequency thereof.
    ＦＩＦＯメモリの書き込み周波数と読み出し周波数が異なる場合におけるデータ転送効率の向上を図ることができるＦＩＦＯメモリ制御装置を提供する。 - 特許庁
  • When the free capacity of the first FIFO memory 10 is lost, the disk I/F section 4 stores transfer data received from the filter circuit 2 to a second FIFO memory 11.
    ディスクＩ／Ｆ部４は、第１のＦＩＦＯメモリ１０の空き容量がなくなると、フィルタ回路２から受けた転送データを、第２のＦＩＦＯメモリ１１に記憶させる。 - 特許庁
  • A FIFO memory 20 is set up on a transmission channel connecting a receiving buffer 6 and an image buffer 8.
    受信バッファ６とイメージバッファ８とを結ぶ伝送路上にFIFO２０を設ける。 - 特許庁
  • The IDE controller 71 converts data input via a LINK 52 and a FIFO memory 61 into command based on the IDE interface to supply it to an HDD 4 via an IDE interface 12.
    IDEコントローラ７１は、LINK５２とFIFOメモリ６１を介して入力されたデータを、IDEインタフェースに基づくコマンドに変換して、IDEインタフェース１２を介して、HDD４に供給する。 - 特許庁
  • Before bypassing, the cell received by the 1st FIFO 40a is selected and transmitted to a post-stage and the cell received by the 2nd FIFO 40b is discarded.
    迂回前においては、第一ＦＩＦＯ４０ａに入力されたセルが選択され、後段に送出され、第二ＦＩＦＯ４０ｂに入力されたセルは廃棄される。 - 特許庁
  • Once you have created a FIFO special file in this way, any process can open it for reading or writing, in the same way as an ordinary file.
    ひとたびこのようにしてFIFOスペシャルファイルが作成されると、通常のファイルと同じように、どのプロセスからでも読み出し、書き込み用にこれをオープンすることができる。 - JM
  • Pipes and FIFOs (also known as named pipes) provide a unidirectional interprocess communication channel.
    パイプと FIFO (名前付きパイプともいう) は、単方向のプロセス間通信チャネルを提供する。 - JM
  • Note : although FIFOs have a pathname in the file system, I/O on FIFOs does not involve operations on the underlying device (if there is one).
    【注意】FIFO はファイルシステム内のパス名を持つが、FIFO に対して入出力を行っても、(ファイルシステムが存在するデバイスがあったとしても) そのデバイスに対する操作は発生しない。 - JM
  • Specifically, the FIFO buffer outputs the shaped packet data 51, at a time t_21 that is timing to start inputting packet data 52 which are the packet data next to the packet data 51'.
    具体的には、FIFOバッファは、パケットデータ５１’の次のパケットデータであるパケットデータ５２の入力が開始されるタイミングである時刻ｔ_21に、整形後のパケットデータ５１を出力する。 - 特許庁
  • While received AC 3 coded data or 0 data are written in an FIFO buffer 23 synchronously with a bus clock, data not read yet are read from the FIFO buffer 23.
    バスクロックに同期し、受信されたＡＣ３符号化データまたは０データをＦＩＦＯバッファ２３に書き込む一方、ＦＩＦＯバッファ２３から読み出し未了のデータを読み出す。 - 特許庁
  • The data-processing device includes a first sampling circuit, a delay circuit, and a FIFO device.
    データ処理装置は、第１サンプリング回路、遅延回路、及びＦＩＦＯ装置を含む。 - 特許庁
  • An image reproduction processing part 106 synthesizes a two-dimensional plane image, which becomes the result of the processing, from the processing result image data FIFO part 143 and makes a display part 171 display it.
    画像再生処理部１０６は、処理結果画像データFIFO部１４３より処理結果となる２次元平面画像を合成し、表示部１７１に表示させる。 - 特許庁
  • CONCURRENT LOCK-FREE FIFO QUEUE AND METHOD, APPARATUS, AND COMPUTER PROGRAM FOR IMPLEMENTING THE SAME
    ロックフリー同時ＦＩＦＯキュー、キューを実装する方法、装置およびコンピュータ・プログラム - 特許庁
  • A FIFO 38a for Isoc transfer which stores an Isoc packet in an Isoc transfer mode and a FIFO 30b for Asyn transfer which stores an Asyn packet of in an Asyn transfer mode are separately provided, respectively.
    Isoc転送モードのIsocパケットを格納するIsoc転送用ＦＩＦＯ３８ａとAsyn転送モードのAsynパケットを格納するAsyn転送用ＦＩＦＯ３８ｂをそれぞれ別々設けた。 - 特許庁
  • The display data written in the RAMs 3, 4 are transferred to the FIFO memory 7.
    ＲＡＭ３，４に書き込まれた表示データは、ＦＩＦＯメモリ７に転送される。 - 特許庁
  • A PCI bus e.g. not regulating the capacity of the FIFO 7 is also used as an internal bus 5.
    内部バス5は、メモリコントローラ内FIFO7の容量を規定していない、例えば、PCIバスであってよい。 - 特許庁
  • This device is equipped with one FIFO 100 for two end points EP-A104 and EP-B105.
    ２つのエンドポイントEP_A１０４、EP_B１０５に対し、１つのＦＩＦＯ１００を備える構成とする。 - 特許庁
  • A packet write circuit 11 writes received packet data to a first-in first-out memory FIFO 12.
    受信したパケットデータは、パケット書き込み回路１１によってＦＩＦＯ１２に書き込まれる。 - 特許庁
  • The CPU 40 stores control data corrected in quantity of light in an FIFO 42.
    ＣＰＵ４０は光量補正が行われた制御データをＦＩＦＯ４２に格納する。 - 特許庁
  • All writing into a graphics FIFO is fed to a buffer in the main memory 112.
    グラフィクスＦＩＦＯへの全ての書き込みが主メモリ１１２中のバッファに送られる。 - 特許庁
  • Wide-angle view image data are sequentially input to a line FIFO 21 and a thinning circuit 22.
    広視野画像データがラインＦＩＦＯ２１及び間引き回路２２に順次入力される。 - 特許庁
  • A first-in first-out buffer(FIFO) buffer 12 loads data corresponding to an input clock from a data packet.
    ＦＩＦＯバッファ１２は、データ・パケットからの入力クロックに応じてデータをロードする。 - 特許庁
  • The shared signals can include a clock signal, or an FIFO writing/reading permission signal.
    シェアされる信号には、クロック信号、ＦＩＦＯ書き込み／読み出し許可信号を含み得る。 - 特許庁
  • A frame data storage unit 21 writes the frame data in a storage area in a FIFO manner.
    フレームデータ記憶部２１は、フレームデータをＦＩＦＯ形式で記憶領域に書き込む。 - 特許庁
  • To provide a semiconductor device reducing the number of signal wires required for controlling a point shift type FIFO circuit.
    ポイントシフト型ＦＩＦＯ回路の制御に必要な信号配線の本数を削減する。 - 特許庁
  • To reduce a storage capacity of a FIFO memory used for a sub scanning shift processing.
    副走査シフト処理に用いるＦＩＦＯメモリの記憶容量を低減することである。 - 特許庁
  • FIFO WITH DMA CONTROL AND DMA TRANSFER SYSTEM AND METHOD USING THE SAME
    ＤＭＡ制御付ＦＩＦＯ、並びに、それを用いたＤＭＡ転送システム及び方法 - 特許庁
  • That is, the interruption factor holding device 30 is made to operate as an FIFO type factor register.
    即ち、割込み要因保持装置３０は、ＦＩＦＯ型の要因レジスタとして動作する。 - 特許庁
  • FIFO memories 23-26 each applies speed conversion to channel data from each terminal.
    ＦＩＦＯメモリ２３〜２６各々は各端末からの回線データの速度変換を行う。 - 特許庁
  • Test input data are inputted from an input terminal 11 and stored in a FIFO memory 2.
    入力端子１１からテスト入力データを入力し、ＦＩＦＯメモリ２に格納する。 - 特許庁
  • Final data is retained in the data retention circuit 11, but not transferred to the FIFO 30.
    最終データは、データ保持回路１１には保持されるが、ＦＩＦＯ３０には転送されない。 - 特許庁
  • When music reproduction is started, a score data for 32 words is written in an FIFO 31.
    楽曲再生のスタート時にはＦＩＦＯ３１に３２ワード分の楽譜データが書き込まれる。 - 特許庁
  • A FIFO memory 28 stores the second digital signal and reduces its transfer speed.
    ＦＩＦＯメモリ２８は、第２デジタル信号を記憶するとともにその転送速度を低減する。 - 特許庁
  • To provide a synchronization circuit employing an FIFO that dissolves malfunctions and reduces its circuit scale.
    ＦＩＦＯを有する同期化回路における誤動作の解消及び回路の小型化 - 特許庁
  • The written data and the alternating odd-numbered/even-numbered parity generation results are written in an FIFO memory 2.
    書込みデータと奇偶交番のパリティ生成結果はＦＩＦＯメモリ２へ書込まれる。 - 特許庁
  • System V provides local interprocess communication through FIFOs (also known as named pipes ).
    System V は、FIFO もしくは名前付きパイプと呼ばれるローカルプロセス間通信の仕組みを備えています。 - FreeBSD
  • This can be used to open a FIFO for writing while there are no readers available.
    これは読み込み側がいない時に書き込み用にオープンするために使用することができる。 - JM
  • This data processing circuit 30 is provided with a FIFO memory 31 having 4-byte storage capacity.
    データ処理回路３０は４バイトの記憶容量を有するＦＩＦＯメモリ３１を備える。 - 特許庁
  • CIRCUIT AND METHOD FOR ABANDONING CELL EXCEEDING READ STANDBY TIME OF FIFO MEMORY
    先入れ先出しメモリの読出し待機時間超過セルの廃棄回路およびセル廃棄方法 - 特許庁
  • SEMICONDUCTOR DIGITAL CIRCUIT, FIFO BUFFER CIRCUIT, AND DATA DELIVERY METHOD USED THEREFOR
    半導体ディジタル回路、ＦＩＦＯバッファ回路及びそれらに用いるデータ受け渡し方法 - 特許庁
  • The parallel/serial conversion part 10 reads out data from the FIFO 6 on the basis of this signal.
    パラレル／シリアル変換部１０は、この信号に基づいてＦＩＦＯ６からデータを読み出す。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 27 28 次へ＞

例文データの著作権について