「First Line」を含む例文一覧(9549)

＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 190 191 次へ＞
  • The second substrate 7 is cut along the first virtual line 10 by adding mechanism external force, and the first substrate 1 is cut along a second virtual line 12 positioned between the joint materials and the first virtual line by adding mechanism external force.
    第２の基板７を第１の仮想線１０に沿って機械的な外力を与えて切断し、第１の基板１を接合材と第１の仮想線の間に位置する第２の仮想線１２に沿って機械的な外力を与えて切断する。 - 特許庁
  • A filtration system includes an original water tank 1, a pre-filter 2, the membrane module 3, and a filtrate tank 4, wherein a closed-system circulation line comprising a second feed line 11b, a third feed line 11c, the membrane module 3, a first return line 13a, and a second return line 13b is formed.
    ろ過処理システムは、原水タンク１、プレフィルター２、膜モジュール３、ろ過水タンク４を備えており、第２送りライン11b、第３送りライン11c、膜モジュール3、第１戻りライン13a、第２戻りライン13bからなる閉鎖系の循環ラインを形成する。 - 特許庁
  • The CX (1) bit is calculated on the assumption that a line carry-out bit from the second line consisting of the adder cells preceding the first line is 1 and the CX (0) bit is calculated on the assumption that the line carry-out bit from the second line is zero.
    Ｃ_X（１）ビットは、第一行に先行する加算器セルからなる第二行からの行キャリィアウトビットが１であると仮定して計算され、且つＣ_X（０）ビットは、第二行からの行キャリィアウトビットが０であると仮定して計算される。 - 特許庁
  • An internal circuit 13 is connected with the semiconductor device, the semiconductor device is constituted of a first power line 16, a second power line 24 to be power sources of the internal circuit 13 and a third power line 17 with voltage different from the first power line 16 by specified voltage and the third power line 17 is connected with the first power line 16 via a time constant circuit 71.
    内部回路１３が接続され、この内部回路１３の電源となる第１の電源ライン１６及び第２の電源ライン２４と、前記第１の電源ライン１６より所定の電圧だけ電圧の異なる第３の電源ライン１７とからなり、前記第３の電源ライン１７は、時定数回路７１を介して前記第１の電源ライン１６に接続されることを特徴とする。 - 特許庁
  • Line layout is arranged so that any of a second logic signal line for transmitting a second logic signal having a frequency component with a lower frequency than the first logic signal, a logic power source line for supplying power supply voltage to the logic circuit or a logic ground line are adjacent to each other along clock line for transmitting a clock and a first logic signal line for transmitting a first logic signal.
    クロックを伝送するクロック配線および第１のロジック信号を伝送する第１のロジック信号配線に沿って、第１のロジック信号よりも低周波の周波数成分をもつ第２のロジック信号を伝送する第２のロジック信号配線、ロジック回路に電源電圧を供給するロジック電源配線、または、ロジックグランド配線のいずれかが隣接するように配線レイアウトする。 - 特許庁
  • The other end of each sub-bit line 40 is connected to a common potential supply line 70 through a second sub-bit line selecting switch 80 on-driven complementarily with the first sub-bit line selecting switch 60.
    各サブビット線４０の他端は、第１のサブビット線選択スイッチ６０とは相補的にオン駆動される第２のサブビット線選択スイッチ８０を介して共通電位供給線７０に接続される。 - 特許庁
  • To accurately detect the line abnormality of a differential transmission line grounded through terminating resistors respectively to a first line and a second line for transmitting operation signals received by optical communication.
    光通信で受信した作動信号を伝送する第１の線路と第２の線路のそれぞれに終端抵抗を介して接地した差動伝送線路の線路異常正確に検出しなければならない。 - 特許庁
  • Then, an angle formed by the reference auxiliary line and the first oblique auxiliary line is measured as a right sharp angle, and an angle formed by the reference auxiliary line and the second oblique auxiliary line is measured as a left sharp angle.
    そして、基準補助線と第一斜め補助線とのなす角度を右シャープ角として計測し、基準補助線と第二斜め補助線とのなす角度を左シャープ角として計測する。 - 特許庁
  • Then, a dummy seal layer 30D is formed on the first glass substrate 10 in such a manner that it is in line symmetry with only the straight line part of the seal layer 30 with respect to the line on which the scribe line SL is formed.
    次に、第１のガラス基板１０上に、スクライブラインＳＬが形成される予定の線に対してシール層３０の直線部分のみと線対称となるように、ダミーシール層３０Ｄを形成する。 - 特許庁
  • Moreover, a data line driving circuit is provided for supplying the image signal from the image signal line to the plurality of data lines, and the image signal line has a first part which is overlapped with the data line driving circuit.
    更に、画像信号線から画像信号を複数のデータ線に供給するデータ線駆動回路を備えており、画像信号線は、データ線駆動回路と互いに重なる第１部分を有する。 - 特許庁
  • Further, a second data signal supply line is formed on the gate insulating film, and connected to a data line other than the data line to which the first data signal supply line is connected.
    更に、第２データ信号供給ラインがゲート絶縁膜の上に形成され、複数のデータラインのうち、第１データ信号供給ラインが接続されたデータラインとは別のデータラインに接続されている。 - 特許庁
  • One end of a first winding line W_1 constituting the first coiled electrode 2 is connected to the first terminal pin P_1, and the other end of the first winding W_1 is an open end hooked to a first slit S_1 formed at a first coil end flange section F_1.
    第１コイル状電極２を構成する第１捲線Ｗ_１の一端末は第１端子ピンＰ_１に絡げられており、その他端は開放端で第１コイル端鍔部Ｆ_１に形成された第１スリットＳ_１に掛止されている。 - 特許庁
  • A first lead wire 31 and a second lead wire 32, which are formed in the lead layer 16, have a first straight-line portion 31c and a second straight-line portion 32c, respectively.
    リード層１６に形成された第１のリード線３１と第２のリード線３２とは、第１の直線部分３１ｃと第２の直線部分３２ｃとを有する。 - 特許庁
  • A hole 22 for allowing the bias line and the signal line to penetrate from the first main surface to the second main surface is arranged inside the first area of the circuit board.
    回路基板の第１の領域の内部には、バイアスラインおよび信号ラインを第１の主面から第２の主面に貫通させるための孔２２が設けられる。 - 特許庁
  • The first dielectric layer covers the scanning line and gate pattern and fills up the opening.
    第一誘電体層は走査線とゲートパターンを被覆し、開口部を充填する。 - 特許庁
  • Two pairs of first resistors 5 and second resistors 7 having mutually different temperature characteristics are connected between a first power line 1 and a second power line 3.
    第１の電源線１と第２の電源線３の間に、互いに異なる温度特性を有する、第１の抵抗５と第２の抵抗７とが直列に２組接続されている。 - 特許庁
  • A modulator valve 15 regulates oil of line pressure PL to a first supplying pressure PD1.
    モジュレータバルブ１５はライン圧ＰＬのオイルを第１供給圧ＰＤ１に調整する。 - 特許庁
  • The first and the second counter gear pairs 31, 32 connect two structure elements of the first planetary gear line 24 and two structure elements of the second planetary gear line 25, respectively.
    第１及び第２カウンタギア対３１，３２は第１遊星歯車列２４の２つの構成要素と第２遊星歯車列２５の２つの構成要素とをそれぞれ連結する。 - 特許庁
  • When engagement between the second connector 53 with the first connector 52 is released, connection between the control unit 50 and the first signal line 41/the second signal line 23 is released.
    また、第２コネクタ５３と第１コネクタ５２との嵌合が解除されると、制御装置５０と第１信号線４１および第２信号線２３との接続が解除される。 - 特許庁
  • The main line movable track 21 is supported swingably around a first end part 23 at a position where the first end part 23 is connected to the far-side main line track 13.
    本線可動軌条２１は、第一端部２３が先側本線軌条１３に連なる位置で第一端部２３を中心として揺動可能に支持されている。 - 特許庁
  • The switch circuit is connected to a first voltage line to which a first voltage is applied and a second voltage line to which a second voltage is applied and is equipped with following circuit elements.
    本発明のスイッチ回路は、第１電圧が印加される第１電圧ラインと第２電圧が印加される第２電圧ラインとに接続され、下記の回路要素を備える。 - 特許庁
  • Assuming that a first virtual straight line L1 extends along a direction crossing a row direction, the angle between the first virtual straight line L1 and the row direction is 2 to 40 degrees.
    行方向と交差する方向に沿って伸びる、第１の仮想直線Ｌ１を想定すると、第１の仮想直線Ｌ１と行方向とのなす角は、２〜４０度である。 - 特許庁
  • The transistor 30 includes a gate 32 connected to the first word line 21, a drain 2a connected to the first bit line 23 and a source 2b connected to the capacitor 40.
    このトランジスタ３０は、第１ワード線２１に接続されたゲート３２と、第１ビット線２３に接続されたドレイン２ａと、キャパシタ４０に接続されたソース２ｂとを有する。 - 特許庁
  • A sense terminal of each pixel circuit of the first column is connected to the data line of the second column and a sense terminal of each pixel circuit of the second column is connected to the data line of the first column.
    第１カラムの各ピクセル回路のセンス端子が第２カラムのデータラインに接続され、第２カラムの各ピクセル回路のセンス端子が第１カラムのデータラインに接続される。 - 特許庁
  • From a planar view, the data line and the first power supply line have lengths that extend along the length of the pixel and lie closer to the first side than to the second side.
    平面図で見ると、データ線および第１の電源線は、ピクセルの長さに沿って延びる長さを有し、第２の側部と比べて第１の側部のより近くに位置する。 - 特許庁
  • The first transistor has a source region connected to a data line, a drain region connected to a gate of the driving transistor, and the gate connected to the first scanning line.
    第１トランジスタはデータラインに結合されたソース領域と、駆動トランジスタのゲートに結合されたドレイン領域と、第１走査ラインに結合されたゲートとを有する。 - 特許庁
  • A first electrode of the access transistor 301 is connected to the first bit line BL0, a second electrode is connected to one end of the ferroelectric capacitor 302, and a gate is connected to a word line WL.
    アクセストランジスタ301の第１電極は第１ビットラインBL0に連結され、第２電極は強誘電体キャパシタ302の一端に連結され、ゲートはワードラインWLに連結される。 - 特許庁
  • In the method for monitoring data on a first communication line, data are received from a first communication line (402) and a plurality of packets (406) are extracted (416) from the data.
    第１の通信回線上のデータをモニタする方法であって、データは第１の通信回線（４０２）から受信され、複数のパケット（４０６）はデータから抽出される（４１６）。 - 特許庁
  • A resistor R5 is connected to the first power supply line 14 and the signal terminal CN3.
    抵抗Ｒ５は、第１電源線１４及び信号端子ＣＮ３を接続する。 - 特許庁
  • A first switch SW1 is provided between a determination unit 14 and a signal line 12.
    第１スイッチＳＷ１は、判定部１４と信号ライン１２の間に設けられる。 - 特許庁
  • The pixel circuit P has a first circuit Tp provided corresponding to a first power supply line 15 and a second circuit Bp provided corresponding to a second power supply line 16.
    画素回路Ｐは、第１給電線１５に対応して設けられた第１回路Ｔｐと、第２給電線１６に対応して設けられた第２回路Ｂｐとを具備する。 - 特許庁
  • Pixels belonging to the first group output signals of the pixels to the first column readout line, and pixels belonging to the second group output signals of the pixels to the second column readout line.
    第１グループに属する画素は、当該画素の信号を第１列読出線に出力し、第２グループに属する画素は、当該画素の信号を第２列読出線に出力する。 - 特許庁
  • The corresponding row/column line is replaced to mimic the redundancy replacement of the first block.
    対応するロウ／カラムは第１ブロックの冗長置換を模するように置換される。 - 特許庁
  • Wirings 21 each including a signal line are formed in a first layer of a wiring layer.
    配線層の第１層には、信号線を含む配線２１が形成されている。 - 特許庁
  • When the transmission line of the first substrate is connected to the transmission line of the second substrate, melting and fixing are performed between the ground patterns of the first substrate and the second substrate under the exposure part.
    第１基板の伝送路と第２基板の伝送路とを接続する際は、露出部の下で第１基板と第２基板のグランドパターンの間を融解し固定を行う。 - 特許庁
  • Thereafter the first scribe line 52a is irradiated again with the laser beams LB to grow the vertical crack 53a so as to divide the substrate 50 along the first scribe line 52a.
    次いで、第１スクライブライン５２ａにレーザビームＬＢを再度照射して垂直クラック５３ａを伸展させて、第１スクライブライン５２ａで基板５０を割断する。 - 特許庁
  • The power source line 106 is arranged on a first wiring layer, and the vertical signal line 107 is arranged on a second wiring layer positioned on the upper part of the first wiring layer.
    電源線１０６は第１の配線層に配置され、垂直信号線１０７は第１の配線層の上方に位置する第２の配線層に配置される。 - 特許庁
  • The lower part of the first division line 61 is linear and the upper part thereof slopes to the rear.
    第１の区画線61は、下部が直線状で、上部は後側に傾斜する。 - 特許庁
  • A power source sensor circuit 120 monitors a potential of a first power source line VDDI.
    電源センサ回路１２０は、第１の電源ラインＶＤＤＩの電位を監視する。 - 特許庁
  • A first converter 21 is connected between a high-voltage battery 20 and the power supply line L1, and a first power storage device 22 is connected to the power supply line L1.
    高圧バッテリ２０と電源ラインＬ１との間に第１のコンバータ２１が接続されるとともに、電源ラインＬ１に第１の蓄電装置２２が接続されている。 - 特許庁
  • The semiconductor device includes a first check element 1 disposed on a scribe line 150 of a wafer.
    ウエハーのスクライブ線１５０上に配置された第１チェック素子１を具備する。 - 特許庁
  • A tie-cut ratio of the first perforated line 31 is set to be a value within a range of 1:3 to 1:10.
    第１ミシン目３１のタイカット比は、１：３〜１：１０の範囲の値とされる。 - 特許庁
  • A first connection line setting part 305 sets a center position in a direction of changing the imaging direction in an overlapped area of adjacent captured images, as a first connection line.
    第１接続ライン設定部３０５は隣接する撮像画像の重複領域における撮像方向の変化方向に対する中央位置を第１接続ラインとする。 - 特許庁
  • The bit latch is coupled to a corresponding bit line, and has first and second states.
    ビットラッチは対応するビット線に結合され、第１と第２の状態を有する。 - 特許庁
  • Then, the negative side DC line of a first inverter and the negative side DC line of the second inverter are connected to each other, and a capacitor C is arranged between the positive and negative DC lines of the first inverter.
    そして、第１インバータの負側ＤＣラインと第２インバータの負側ＤＣラインを共通接続し、第１インバータの正負ＤＣライン間にはコンデンサＣを配置する。 - 特許庁
  • The first and second line groups have the same layout pattern.
    そして、第１配線体のレイアウトパターンと、第２配線体のレイアウトパターンとを同じとする。 - 特許庁
  • The inductor connects the first power line interface port to a power source interface port.
    インダクタは、第１の電力線インターフェースポートを電源インターフェースポートに結合する。 - 特許庁
  • First, the histogram statistic section obtains a histogram by each sensor from the line data of the original.
    まず、このヒストグラム統計部は、原稿のラインデータから、センサ別にヒストグラムを求める。 - 特許庁
  • Variation of characteristics between first and second lead wire of a telephone line is detected.
    電話回線の第１と第２のリード線の間の特性の変化を検出する。 - 特許庁
  • He was the first son of Naidaijin (Minister of the Interior) FUJIWARA no Muneyoshi, who belonged to the Nakamikado Line of the Northern House of the Fujiwara clan.
    藤原北家中御門流の内大臣藤原宗能の長男。 - Wikipedia日英京都関連文書対訳コーパス
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 190 191 次へ＞

例文データの著作権について