「First layer」を含む例文一覧(24472)
＜前へ 1 2 .... 397 398 399 400 401 402 403 404 405 .... 489 490 次へ＞- A recoupling layer 23 which recouples electrons generated from first and second organic solar cells 21, 22 to holes is inserted into between the first organic solar cell 21 disposed on a side on which light is incident and the second organic solar cell 22 which is disposed and stacked on a side opposing to the incident side of the light of the first organic solar cell 21.
光が入射する側に配置される第１の有機太陽電池２１とこの第１の有機太陽電池２１の光の入射側と反対側に配置して積層される第２の有機太陽電池２２との間に、第１及び第２の有機太陽電池２１，２２から発生した電子と正孔が再結合する再結合層２３を挿入する。 - 特許庁 - A method for depicting throughput of data across a protocol layer according to the present invention includes the steps of: displaying a first graphical indication (302) on a first time line; and displaying a second graphical indication on a second time line, wherein a time covered by the first time line matches a time covered by the second time line.
本発明に係る、プロトコル層を横切るデータのスループットを表示する方法は、第１のタイムライン上に第１のグラフィック表示（３０２）をするステップと、第２のタイムライン上に第２のグラフィカル表示をするステップであって、前記第１のタイムラインがカバーする時間が前記第２のタイムラインがカバーする時間と一致するステップとを有する。 - 特許庁 - A first driving part 41 held between the first electrode 32 and the second electrode 34 of the piezoelectric layer 31 is polarized to have polarized components parallel in a thickness direction, while a second driving part 42 located between the first electrode 32 and the third electrode 36 relative to a direction of plane is polarized to have polarized components parallel to the direction of plane.
また、圧電層３１の第１電極３２と第２電極３４に挟まれた第１駆動部４１が、厚み方向に平行な分極成分を有するように分極される一方で、面方向に関して第１電極３２と第３電極３６の間に位置する第２駆動部４２は、面方向に平行な分極成分を有するように分極されている。 - 特許庁 - The wide angle directional antenna has an antenna region consisting of an antenna element 20 formed on a first surface 11 being a principal surface of a dielectric substrate 10 and having directivity in a direction perpendicular to the first surface, and a ground layer 30 formed planarly on a second surface 12 parallel with the first surface in a region including at least the lower region of the antenna element.
誘電体基板１０の主面である第１面１１に形成され、その第１面に垂直な方向に指向性を有するアンテナ素子２０と、第１面に平行な第２面１２において、アンテナ素子の少なくとも下方領域を含む領域において面状に形成されたグランド層３０とにより構成されるアンテナ領域を有する。 - 特許庁 - A thin film transistor substrate has a substrate 110; a first region 100 in which a plurality of thin film transistors being located; a wire unit 700 located on the substrate 110 and separated from the first region 100; and a conductive layer 420 located on the substrate 110 between the first region 100 and the wire unit 700.
基板１１０と、複数個の薄膜トランジスタが配置された基板上の第１領域１００と、第１領域１００から離隔されて基板１１０上に配置された配線部７００と、第１領域１００と配線部７００との間の基板１１０上に配置された導電層４２０と、を備えることを特徴とする薄膜トランジスタ基板である。 - 特許庁 - In the method of thinning the semiconductor wafer 10 containing a first face 10a having a semiconductor element region and a second face 10b formed on the opposite side, the first face 10a of the semiconductor wafer 10 is pasted together with a first face 20a of a support substrate 20 for supporting the semiconductor wafer 10 via an adhesive layer 30.
半導体の素子領域を有する第１の面１０ａと、これと反対側の第２の面１０ｂとを備えた半導体ウエハ１０を薄型加工する方法において、半導体ウエハ１０の第１の面１０ａと、半導体ウエハ１０を支持する支持基板２０の第１の面２０ａとを接着層３０を介して貼り合わせる。 - 特許庁 - This liquid crystal display panel using the touch includes a first element installed with the touch panel including a transparent conductive structure, a second element installed with a thin film transistor panel, and opposed to the first element, and a liquid crystal layer installed between the first element and the second element, and the transparent conductive structure includes a carbon nanotube structure.
本発明のタッチパネルを利用した液晶表示パネルは、透明導電構造体を含むタッチパネルが設置された第一素子と、薄膜トランジスタパネルが設置され、且つ前記第一素子に対向する第二素子と、前記第一素子と前記第二素子との間に設置された液晶層と、を備え、前記透明導電構造体がカーボンナノチューブ構造体を含む。 - 特許庁 - The pad PDt is arranged on an upper layer of at least one of the first and second output transistors pITr, nITr so as to be overlapped to a part or all of at least one of the first and second output transistors pITr, nITr out of the operational amplifier OP and the first and second output transistors pITr, nITr.
演算増幅器ＯＰ、第１及び第２の出力用トランジスタｐＩＴｒ、ｎＩＴｒのうち、第１及び第２の出力用トランジスタｐＩＴｒ、ｎＩＴｒの少なくとも１つの一部又は全部と重なるように、該第１及び第２の出力用トランジスタｐＩＴｒ、ｎＩＴｒの少なくとも１つの上層にパッドＰＤｔが配置される。 - 特許庁 - The plasma display panel includes a first and a second substrates arranged in opposition, an address electrode formed at the second substrate, partitioning walls arranged between the first and the second substrates for zoning non-discharging regions together with a plurality of discharge cells, a phosphor layer formed inside each discharge cell, and a discharge sustaining electrode formed at the first substrate.
本発明によるプラズマディスプレイパネルは、互いに対向配置された第１基板及び第２基板と；第２基板に形成されたアドレス電極と；第１基板と第２基板の間に配置され、複数の放電セルと共に非放電領域を区画する隔壁と；各放電セル内に形成された蛍光体層と；第１基板に形成された放電維持電極と；を含む。 - 特許庁 - The liquid crystal display device comprises a first substrate, a second substrate, a liquid crystal layer held between the first substrate and the second substrate and made of a liquid crystal material having spontaneous twist, and a plurality of pixel parts 7 disposed in a matrix in a first direction d1 and a second direction d2, each having a reflective region R3 and a transmissive region R2.
液晶表示装置は、第１基板と、第２基板と、第１基板および第２基板間に狭持され、自発的な捩れを持つ液晶材料で形成された液晶層と、第１方向ｄ１および第２方向ｄ２にマトリクス状に設けられ、それぞれ反射領域Ｒ３および透過領域Ｒ２を含む複数の画素部７と、を備えている。 - 特許庁 - After performing a first polishing step of polishing a strip-like optical block being a laminate constituted of a strip-like optical block for forming the first light-transmissive member 11, a first adhesion layer 131 and a strip-like retardation plate for forming a retardation plate 132, a second polishing step of polishing the strip-like retardation plate is performed.
第１の透光性部材１１を形成するための短冊状光学ブロック、第１の接着層１３１、位相差板１３２を形成するための短冊状位相差板からなる積層体の短冊状光学ブロックを研磨する第１の研磨工程を実施した後、短冊状位相差板を研磨する第２の研磨工程を実施する。 - 特許庁 - After etching the first mask 5 and the etch stopper film 3, a wiring groove 11 is formed on the second low dielectric constant film 4 by etching with the second and first masks 6, 5 as a mask, and a connecting hole 12 that is connected with the low layer wiring 1 is formed on the first low dielectric constant film 2 by etching with the etch stopper film 3 as a mask.
第１のマスク５及びエッチストッパ膜３のエッチング後、第２及び第１のマスク６，５をマスクとしたエッチングにより第２の低誘電率膜４に配線溝１１を形成するとともに、エッチストッパ膜３をマスクとしたエッチングにより第１の低誘電率膜２に下層配線１と接続する接続孔１２を形成する。 - 特許庁 - Then the optical semiconductor device has a third semiconductor region provided on a region of a semiconductor layer isolated from the first semiconductor region and second semiconductor region by an element isolation region, and having the first conductivity type, and a fourth semiconductor region provided between a semiconductor substrate and the third semiconductor region and having the first conductivity type.
そして、素子分離領域により前記第１半導体領域および前記第２半導体領域と分離された半導体層の領域に設けられ、第１導電型を有する第３半導体領域と、前記半導体基板と前記第３半導体領域の間に設けられ、第１導電型を有する第４半導体領域とを備える。 - 特許庁 - A first layer group in which a plurality of first layers are laminated which both ends of plate type magnetic materials are superposed mutually and by which they are made annular, and a plurality of second layers or this second layer by which both the ends of plate type magnetic material are alternately laminated.
鉄心のうちの全部のものまたは一部のものを、板状磁性材の両端部が互いに重ね合わされて環状にされた第１の層が複数層積層された第１の層群と、板状磁性材の両端部が互いに突き合わされて環状にされた第２の層または該第２の層が複数層積層された第２の層群とが交互に積層されて成る構成とする。 - 特許庁 - To obtain a power generation unit which is effective in constituting inexpensively a photoelectric conversion device having a first spherical semiconductor and a plurality of photoelectric converting elements covering it except a portion thereof, a one-polarity-side first conductor layer supporting the elements, other-polarity-side second conductor layers, and an electric insulating layer for both the conductor layers.
球状の第１半導体とその一部を残して被覆する第２半導体層を具備する複数の光電変換素子、前記素子を支持する一方極性側の第1導電体層、他方極性側の第２導電体層、並びに双方の導電体層間の電気絶縁層を具備する光電変換装置を低コストで構成するために有効な発電ユニットを得る。 - 特許庁 - A manufacturing method of organic electroluminescent element, which includes a first electrode 3, a second electrode 7, and an organic layer 6 provided between the first electrode 3 and the second electrode 7, includes the step of forming the organic layer 6 by forming a thin film containing an organic compound, and then, by calcining the thin film under an atmosphere containing reductive gas.
第１の電極３と、第２の電極７と、該第１の電極３及び該第２の電極７の間に設けられた有機層６とを有する有機エレクトロルミネッセンス素子の製造方法であって、該有機層６は、有機化合物を含む薄膜を形成し、還元性の気体を含む雰囲気下で該薄膜を焼成して形成されることを特徴とする有機エレクトロルミネッセンス素子の製造方法。 - 特許庁 - In the step of forming the second conductor layer 109 on the first conductive layer 107, one of a chlorine/titanium-containing titanium source substance and a nitrogen source substance is supplied as first supplies 113a, 113b, and 113c, and then the other of the source substances is supplied as second supplies 115a, 115b, and 115c.
第２の導電層１０９を形成する工程は、塩素およびチタンを含むチタン源物質および窒素源物質の一方を供給する第１の供給１１３ａ、１１３ｂ、１１３ｃを行った後にチタン源および窒素源物質の他方を供給する第２の供給１１５ａ、１１５ｂ、１１５ｃを行って、第１の導電層１０７上に第２の導電層１０９を形成する。 - 特許庁 - The mounting method and the mounting apparatus are so set as to recognize the alignment recognition mark attached to a first object to be bonded by a recognition means, through the intermediary of infrared rays penetrating through the first object to be bonded, the adhesive layer, and the second object to be bonded, since the adhesive layer is interposed between the objects to be bonded.
被接合物同士を接合するに際し、被接合物間に接着材層を介在させた状態にて、第１の被接合物に付された位置合わせ用の認識マークを、該第１の被接合物、前記接着材層および第２の被接合物を透過する赤外線を介して認識手段により認識することを特徴とする実装方法、および実装装置。 - 特許庁 - Mechanical processing of a surface of a first electrode provided to a semiconductor element is performed to provide a microcrystal first layer having a smaller particle diameter than that before the mechanical processing, and mechanical processing of a surface of a second electrode provided to a mounting member for mounting the semiconductor element is performed to provide a microcrystal second layer having a smaller particle diameter than that before the mechanical processing (step S1).
半導体素子に設けられた第１の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第１の層を設け、前記半導体素子が搭載される搭載部材に設けられた第２の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第２の層を設ける（ステップＳ１）。 - 特許庁 - On the respective polarity inversion regions 12A and 12B of the semiconductor substrate 11, a first HFET 10A including a first active layer 14A and a second HFET 10B including a second active layer 14B, each of which includes a III-V nitride semiconductor, are formed separately from each other, wherein the HFETs 10A and 10B are electrically connected by wiring 22.
半導体基板１１における各極性反転領域１２Ａ、１２Ｂの上には、それぞれがIII-Ｖ族窒化物半導体からなる、第１の活性層１４Ａを含む第１のＨＦＥＴ１０Ａと、第２の活性層１４Ｂを含む第２のＨＦＥＴ１０Ｂとが互いに独立して形成されており、各ＨＦＥＴ１０Ａ、１０Ｂ同士は配線２２により電気的に接続されている。 - 特許庁 - The method for manufacturing the retardation plate having first and second optical anisotropy layers includes steps of: subjecting the surface of the first optical anisotropy layer comprising a composition containing the liquid crystalline compound and the polymer to oxidization treatment; and applying a composition containing the liquid crystalline compound on the surface subjected to the oxidization treatment to form the second optical anisotropy layer.
液晶性化合物及びポリマーを含有する組成物から形成された第１の光学異方性層の表面を酸化的処理する工程と、前記酸化的処理された表面に、液晶性化合物を含有する組成物を塗布して第２の光学異方性層を形成する工程とを含む第１および第２の光学異方性層を有する位相差板の作製方法である。 - 特許庁 - A variable resistor element R included in an RC integral circuit 10 on a circuit board 11 is equipped with printed resistors 21 electrically connected to a first electrode layer 12, first soldering lands 31 each electrically connected to the printed resistors 21, and second soldering lands 32 electrically connected to a second electrode layer 13.
回路基板１１上でＲＣ積分回路１０を構成する可変抵抗素子Ｒは、第１の電極層１２に対して全てが電気的接続する複数の印刷抵抗体２１と、これらの印刷抵抗体２１の各々に電気的接続する第１の半田付けランド３１と、第２の電極層１３に電気的接続する第２の半田付けランド３２とを有している。 - 特許庁 - The transparent conductive composite film A (or the sheet B) has first conductive layers 2, 5 as a conductive polymer film or a carbon nanotube layer formed on one surface of a transparent film 1 (or a sheet 4), and further, second conductive layers 3, 6 as an ITO film (an indium tin oxide film) formed on the surface of the first conductive layer.
透明フィルム１（またはシート４）の片面の表面に、導電性高分子膜またはカーボンナノチューブ層である第１の導電性層２，５が形成され、さらにその第１の導電性層の表面に、ＩＴＯ膜（ＩｎｄｉｕｍＴｉｎ Ｏｘｉｄｅ膜）である第２の導電性層３，６が形成されていることを特徴とする透明導電性複合フィルムＡ（またはシートＢ）。 - 特許庁 - The first wavelength selection element 121 Bragg-reflects at least part of the light included in the optical emission spectrum in the active layer 103 and having a wavelength of λ_1 different from the wavelength λ_0 out of the light output from a first end surface 101 of the semiconductor laser diode 100 to feedback at least part of the Bragg-reflected light having a wavelength of λ_1 to the active layer 103.
第１波長選択素子１２１は、半導体レーザダイオード１００の第１端面１０１から出力された光のうち、活性層１０３における光放出スペクトルに含まれ波長λ_０と異なる波長λ_１の光の少なくとも一部をブラッグ反射させ、そのブラッグ反射させた波長λ_１の光のうち少なくとも一部を活性層１０３に帰還させる。 - 特許庁 - To provide a method of manufacturing a microelectronic device which has a top surface wide enough to make excellent electric connection between a first electric element and a second electric element distributed to a first layer and a second layer stacked one over the other on a substrate, and also has an interconnection having a cross section small enough not to cause damage due to thermal expansion.
基板上に上下に積層された第１の階層と第２の階層とにそれぞれ分配された第１の電気素子と第２の電気素子との間の良好な電気的接続を可能にするほどに広い上面を有し、かつ熱膨張に伴う損傷を生じないほどに小さな断面を有する相互配線を備えたマイクロ電子デバイスを製造する方法を提供する。 - 特許庁 - The light emitting device 100 includes an LED chip 60 formed on a ceramic substrate 10 and a seal for embedding the LED chip 60, wherein the seal contains a fluorescent-substance and it is separated into a first fluorescent-substance-containing resin layer 40 and a second fluorescent-substance-containing resin layer 50 by a first resin ring 20 and a second resin ring 30.
本発明に係る発光装置１００は、セラミック基板１０上に形成されたＬＥＤチップ６０と、ＬＥＤチップ６０を埋め込む封止体とを備えており、封止体は蛍光体を含有し、第１樹脂リング２０および第２樹脂リング３０によって第１蛍光体含有樹脂層４０および第２蛍光体含有樹脂層５０に分離されている。 - 特許庁 - The method of manufacturing a semiconductor device includes steps of: forming a first layer on a sidewall of a groove formed on a main surface of a semiconductor substrate; embedding the groove by a protective film; and etching back the protective film by a dry etching method to set the height of the surface of the protective film at a position lower than that of the opening of the groove, and etching and removing the first layer exposed by the etching back.
半導体基板主表面に形成された溝の側壁に第１の層を形成する工程、溝を保護膜で埋設する工程、保護膜の表面の高さが溝の開口部よりも低い位置になるようにドライエッチング法でエッチバックし、該エッチバックにより露出した第１の層をエッチング除去する工程、とを含む半導体装置の製造方法。 - 特許庁 - The resistor portion 6 includes a first electrode 21 connected to the base voltage power source terminal 7 and composed of the same material as that of the collector electrode 1, a second electrode 22 connected to the base electrode 4 and composed of the same material as that of the emitter electrode 2, and a resistor layer 24 sandwiched between the first electrode 21 and the second electrode 22 and composed of the same material as that of the organic semiconductor layer 3.
抵抗部６は、コレクタ電極１と同じ材料からなりベース電圧電源端子７に接続する第１電極２１と、エミッタ電極２と同じ材料からなりベース電極４に接続する第２電極２２と、有機半導体層３と同じ材料からなり第１電極２１及び第２電極２２間に挟まれた抵抗層２４とを有する。 - 特許庁 - In the solar heat collector A, a first air passage 21 on the solar heat receiving face side and a second air passage 22 on the heat release face side are juxtaposed sandwiching a heat insulating material layer 20, and a circulation passage 30 for air is formed by communicating the first air passage 21 with the second air passage 22 in regions 17, 18 at both ends where the heat insulating material layer 20 is not located.
太陽熱集熱装置Ａは、太陽熱受熱面側である第１空気通路２１と放熱面側である第２空気通路２２が断熱材層２０を挟んで並存し、かつ第１空気通路２１と第２空気通路２２とが両端部の断熱材層２０が存在しない領域１７，１８で連通することで空気の循環路３０を形成している。 - 特許庁 - A p-type semiconductor region 3 includes a first semiconductor region 11, that is formed by selectively introducing impurities onto the main surface of an n^--type epitaxial layer 2, and is formed to a prescribed depth from the main surface of the n^--type epitaxial layer 2; and a plurality of second semiconductor regions 12, projecting toward the depthwise direction from a bottom surface 13 in the first semiconductor region 11.
Ｐ型半導体領域３は、Ｎ^-型エピタキシャル層２の主面上に不純物を選択的に導入することによって形成され、Ｎ^-型エピタキシャル層２の主面から所定の深さにまで形成された第１半導体領域１１と、第１半導体領域１１における底面１３から更に深部方向へと突出する複数の第２半導体領域１２とを含む。 - 特許庁 - A capacitor element 12 comprises a pair of conductor layers 14 and 16, many nearly tube-shaped dielectrics 18, a first electrode 20 and a second electrode 24 inside and outside the dielectrics 18 respectively, an insulating cap 22 insulating the first electrode 20 and conductor layer 16 from each other, and an insulating cap 26 insulating the second electrode 24 and conductor layer 14 from each other.
コンデンサ素子１２は、一対の導電体層１４，１６と、多数の略チューブ状の誘電体１８と、該誘電体１８の内側の第１電極２０及び外側の第２電極２４と、前記第１電極２０と導電体層１６を絶縁する絶縁キャップ２２と、前記第２電極２４と導電体層１４を絶縁する絶縁キャップ２６により構成される。 - 特許庁 - To enhance breakdown voltage and avalanche resistance by preventing concentration of avalanche current to a corner of the channel region of cell structure of an FET having a square second conductivity channel region in the surface layer of a first conductivity semiconductor substrate, a heavily doped well region in the central part thereof, a first conductivity source region in the surface layer, and an MOS structure on the surface.
第一導電型の半導体基板の表面層に、方形の第二導電型チャネル領域、その中央部に高不純物濃度のウェル領域、表面層に第一導電型ソース領域、さらに表面上のＭＯＳ構造を備えたＦＥＴのセル構造のチャネル領域の角部へのアバランシェ電流の集中を防ぎ、耐圧、アバランシェ耐量を向上させる。 - 特許庁 - The carry part is provided with a control electrode to which one out of the start signal and the previous carry signal is applied, a first electrode receiving one input out of the first and the second clock signals, a second electrodes outputting the carry signal separated from the output signal, and a carry transistor including a channel layer having a length different from that of a channel layer of the previous stage.
キャリー部は、開始信号及び前ステージのキャリー信号のうちの一つが印加される制御電極と、第１及び第２クロック信号のうちの一つの入力を受ける第１電極と、出力信号と分離されたキャリー信号を出力する第２電極と、前ステージのキャリートランジスタのチャネル層と互いに異なる長さを有するチャネル層を含むキャリートランジスタを具備する。 - 特許庁 - A plurality of (first to third) light receiving pn junction diodes D1 to D3 are formed by providing a plurality of (first to third) p-type regions 31 to 33 at different depths from the surface of an n-type semiconductor layer 2 at different positions of the n-type semiconductor layer 2 which is provided on a p-type semiconductor substrate 1 with substantially uniform thickness.
ｐ型の半導体基板１上にほぼ均一な厚さのｎ型半導体層２が設けられ、そのｎ型半導体層２の異なる場所に、ｎ型半導体層２の表面から複数個（第１〜第３）のｐ型領域３１〜３３が異なる深さで設けられることにより、複数個（第１〜第３）の受光用ｐｎ接合ダイオードＤ１〜Ｄ３が形成されている。 - 特許庁 - This two-wavelength semiconductor laser device is manufactured by integrating a first semiconductor laser element 1 and a second semiconductor laser element 2 on a substrate 10 composed of a compound semiconductor, wherein a constituting material for an etching stop layer 15 of the first semiconductor laser element 1 is a material in which impurities are harder to diffuse than in a constituting material for an etching stop layer 25 of the second semiconductor laser element 2.
化合物半導体からなる基板１０上に、第１の半導体レーザ素子１と第２の半導体レーザ素子２とを集積した二波長半導体レーザにおいて、第１の半導体レーザ素子１のエッチングストップ層１５の構成材料を第２の半導体レーザ素子２のエッチングストップ層２５の構成材料よりも不純物を拡散させにくい材料とする。 - 特許庁 - The liquid crystal display has pixel electrodes provided in a plurality of pixel regions on the side of a liquid crystal layer of a first substrate; a counter electrode provided on a second substrate and opposed to the pixel electrodes via the liquid crystal layer; switching elements electrically connected to the pixel electrodes; and scanning wiring and signal wiring at least one of which is provided on the first substrate.
本発明による液晶表示装置は、第１基板の液晶層側に複数の絵素領域ごとに設けられた絵素電極と、第２基板に設けられ絵素電極に液晶層を介して対向する対向電極と、絵素電極に電気的に接続されたスイッチング素子と、少なくとも一方が第１基板上に設けられた走査配線および信号配線とを有する。 - 特許庁 - Further, the optical compensation film has a first optical anisotropic layer and a second anisotropic layer which respectively contain liquid crystal compounds and, in the first and the second anisotropic layers, molecules of the liquid crystal compound are fixed in such a hybrid alignment state that an oblique angle with respect to a film flat surface is different in the thickness direction.
また、各々が液晶化合物を含有する第１の光学異方性層と第２の光学異方性層とを有する光学補償フィルムであって、該第１および第２の光学異方性層において、前記液晶化合物の分子が、フィルム平面に対する傾斜角が厚さ方向において異なるハイブリッド配向状態に固定化されている光学補償フィルムである。 - 特許庁 - The surface hydrophobing method includes a step to bring (A1) a first reactive silane compound and (B1) a first surface hydrophobing composite containing an organic solvent into contact with the surface of a layer, and a step to bring (A2) a second reactive silane compound and (B2) a second surface hydrophobing composite containing an oragnic solvent into contact with the surface of the layer.
本発明の表面疎水化方法は、（Ａ１）第１の反応性シラン化合物および（Ｂ１）有機溶媒を含む第１の表面疎水化用組成物を前記層の表面に接触させる工程、および（Ａ２）第２の反応性シラン化合物および（Ｂ２）有機溶媒を含む第２の表面疎水化用組成物を前記層の表面に接触させる工程を含む。 - 特許庁 - The luminaire is composed of at least: the housing; the board arranged in the housing; a plurality of surface-mounted packages attached to the board; a first phosphor layer; a second phosphor layer; a movable plate capable of changing the plurality of phosphor layers to a first position and a second position; and a movable device moving the movable plate.
本発明の照明器具は、ハウジングと、前記ハウジング内に設けられた基板と、前記基板に取り付けられている複数個の表面実装型パッケージと、第１の蛍光体層と、第２の蛍光体層と、前記複数の蛍光体層を第１の位置と第２の位置に変えられる可動板と、前記可動板を移動する可動装置とから少なくとも構成されている。 - 特許庁 - To form efficiently the opening of a second semiconductor layer to acquire the electrical conduction of a first semiconductor side, in the stage that many elements are fixed to a supporting body in a photovoltaic conversion device comprising a globular first semiconductor and a second semiconductor layer covering its surface, and in a method for manufacturing the photovoltaic conversion device equipped with the supporting body having a hole to mount each element.
球状の第１半導体およびその表面を被覆する第２半導体層からなる光電変換素子、並びに各素子を装着する孔を有する支持体を備えた光電変換装置の製造方法において、多数の素子を支持体に固定した段階で、第１半導体側の電気的導通をとるための第２半導体層の開口部を効率的に形成する。 - 特許庁 - A gate electrode terminal of the first MOS capacitance is equivalently connected to a diffusion layer side terminal (terminal opposite to the gate electrode terminal) of the second MOS capacitance, and a potential difference generating element 16 for generating potential difference, based on the current flowing, is connected between the diffusion layer side terminal of the first MOS capacitance and the gate electrode terminal of the second MOS capacitance.
第１のＭＯＳ容量のゲート電極端子と、第２のＭＯＳ容量の拡散層側端子（ゲート電極端子とは反対の端子）が等価的に接続され、第１のＭＯＳ容量の拡散層側端子と第２のＭＯＳ容量のゲート電極端子の間に、電流が流れることにより電位差を発生する電位差発生素子１６が接続される。 - 特許庁 - The floor slab includes at least three precast concrete boards disposed in a first direction adjacently to each other, a concrete layer formed on the precast concrete boards, and a plurality of sound insulating boards disposed at intervals in a second direction orthogonal to the first direction between the two adjacent precast concrete boards and within the concrete layer.
床スラブは、第１方向に互いに隣接して配置された少なくとも３つのプレキャストコンクリート板と、該プレキャストコンクリート板の上に形成されたコンクリート層と、互いに隣接する２つのプレキャストコンクリート板の間及び前記コンクリート層の内部に前記第１方向と直交する第２方向に間隔を置いて配置された、それぞれが前記第１方向に垂直である複数の遮音板とを含む。 - 特許庁 - The method for forming a solder bump structure includes a step for developing a photoresist by primary exposure and forming at least one or more first openings, a step for forming a metal layer at the first opening, a step for developing a photoresist by secondary exposure and forming at least one or more second openings, and a step for forming a solder layer at the second opening.
半田バンプ構造の形成方法において、フォトレジストを１次露光し現像して少なくとも一つ以上の第１開口部を形成する段階と、第１開口部に金属層を形成する段階と、フォトレジストを２次露光し現像して少なくとも一つ以上の第２開口部を形成する段階と、第２開口部のうちに半田層を形成する段階とを有する。 - 特許庁 - This display element includes an organic light emitting layer which is successively arranged with metallic electrodes, first transparent electrodes, second transparent electrodes and third transparent electrodes, is arranged between the metallic electrodes and the first transparent electrodes and performs driving by each of pixels, and a guest-host liquid crystal layer which is arranged between the second transparent electrodes and the third transparent electrodes and performs driving by each of the pixels.
金属電極と第１の透明電極、第２の透明電極、第３の透明電極が順に配置され、金属電極と第１の透明電極との間に配置され画素毎に駆動を行う有機発光層と、第２の透明電極と第３の透明電極との間に配置され画素毎に駆動を行うゲスト・ホスト液晶層とを具備する事を特徴とする表示素子。 - 特許庁 - The elastic wave element is provided with a piezoelectric single crystal substrate 5, a first conductivity type semiconductor layer 3 provided on the piezoelectric single crystal substrate 5 and a plurality of linear second conductivity type semiconductor regions 4a and 4c arrayed in a prescribed cycle in a prescribed direction on the surface facing the piezoelectric single crystal substrate 5 of the first conductivity type semiconductor layer 3.
圧電単結晶基板５と、この圧電単結晶基板５上に設けられた第１導電型半導体層３と、この第１導電型半導体層３の圧電単結晶基板５に対向する面に所定の方向に所定の周期で配列して設けられた複数の線状の第２導電型半導体領域４ａ、４ｃとを具備することを特徴とする弾性波素子。 - 特許庁 - The MOS device is further provided with a gate 202 formed above the semiconductor layer proximate to the semiconductor layer and at least partially between the first and second source/drain regions, the gate configured such that a dimension of the gate, defined substantially parallel to at least one of the first and second source/drain regions, is confined to be substantially within the active region of the device.
さらに、半導体層の上で、半導体層に近接して、少なくとも部分的に第１ソース／ドレイン領域と第２ソース／ドレイン領域の間に形成され、少なくとも第１ソース／ドレイン領域および第２ソース／ドレイン領域の１つとほぼ平行に規定され、そのの寸法がデバイスの活性領域の範囲内にほぼ収まるように構成されるゲート２０２を備える。 - 特許庁 - The semiconductor device 100 comprises: the flexible substrate 1; a conductor pattern 2 which is a first heat conductive layer which is formed on a first principal surface of the flexible substrate and electrically connected to the semiconductor chip 5; and a conductor pattern 3 which is a second conductive layer which is formed on a second principal surface of the flexible substrate and electrically insulated from the semiconductor chip 5.
半導体装置１００は、フレキシブル基板１と、フレキシブル基板１の第１の主面上に形成され、半導体チップ５と電気的に接続された第１の熱伝導層である導体パターン２と、フレキシブル基板１の第２の主面上に形成され、半導体チップ５とは電気的に絶縁された第２の熱伝導層である導体パターン３とを有する。 - 特許庁 - The first and the second outer electrodes 4 and 5, where rectangular dielectric ceramic layers 1a, 1b..., the first inner electrode layer 2 arranged between the dielectric ceramic layers and the second inner electrode layer 3 arranged between the layers adjacent to the thickness direction, are arranged on a pair of edge faces of the laminated body in this ceramic capacitor.
積層セラミックコンデンサにおいて、矩形状の誘電体セラミック層１ａ、１ｂ・・と、該誘電体セラミック層の層間に配置された第１内部電極層２と、該層間に厚み方向に隣接する層間に配置された第２内部電極層３とが積層した積層体の一対の端面に第１及び第２外部電極４、５を形成しなる積層セラミックコンデンサである。 - 特許庁 - The method of subjecting the acoustic resonator to batch processing includes a process step of depositing a first electrode on the surface of a substrate, a process step of depositing a layer of a dielectric material on the first electrode and depositing a second electrode on the layer of the piezoelectric material and a process step of reducing the thickness of the substrate (200) by removing the material from the base surface of the substrate (200).
本発明による音響共振器をバッチ処理するための方法は、基板の表面上に第１の電極を堆積させる工程と、第１の電極上に圧電材料の層を堆積させ、圧電材料の層上に第２の電極を堆積させる工程と、基板（２００）の底面から材料を除去して基板（２００）の厚さを少なくする工程を含む。 - 特許庁 - The NMOS transistor non-volatile semiconductor memory includes: first and second n-type diffusion layers 21, 22 formed as a source and a drain in a p-type silicon layer 20; a gate electrode 50 formed on a channel region CNL between the first and second n-type diffusion layers 21, 22 via an insulating film 30; and the charge storage layer 40 formed in the insulating film 30.
ＮＭＯＳトランジスタ型の不揮発性半導体メモリは、Ｐ型シリコン層２０中にソース／ドレインとして形成された第１及び第２Ｎ型拡散層２１，２２と、第１及び第２Ｎ型拡散層２１，２２に挟まれたチャネル領域ＣＮＬ上に絶縁膜３０を介して形成されたゲート電極５０と、その絶縁膜３０中に形成された電荷蓄積層４０とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
