「First layer」を含む例文一覧(24472)
＜前へ 1 2 .... 414 415 416 417 418 419 420 421 422 .... 489 490 次へ＞- The wiring 42 pierces the first insulating layer 1a in a direction from the reference chamber 8 side of the substrate 1 to the side opposite to the reference chamber 8 of the substrate 1 and is bent between respective insulating layers.
上記配線４２は、第１絶縁層１ａを基板１の基準チャンバ８側から基板１の該基準チャンバ８と反対側に向かって貫通するとともに、各絶縁層間で屈曲されている。 - 特許庁 - The intensity of the second laser beams L2 is adjusted at laser beam intensity to be a temperature lower than a temperature which is given to the light absorbing resin layer 6B of the work 6 by the first laser beams L1.
第２レーザビームＬ２のレーザ光強度は、第１レーザビームＬ１によってワーク６の光吸収性樹脂層６Ｂが与えられる温度よりも低温となるレーザ光強度に調整されている。 - 特許庁 - Also, the exit end 51a of the liquid mixture pipeline 51 is immersed in the solvent of an upper layer inside the first liquid storage tank 50, and the air easily flows to the side of the air discharge pipe 52 by the liquid pressure.
また、混合液管路５１の出口端５１ａを第１貯液槽５０内の上層の溶剤中に浸漬させ、その液圧によって空気抜き管５側に一層空気が流れ易くなるようにする。 - 特許庁 - The organic EL element 100 has a structure in which a luminous layer 10 is interposed by a first electrode 1 and a second electrode 2 arranged mutually facing each other.
上記課題を解決する有機ＥＬ素子１００は、互いに対向して配置されている第１の電極１及び第２の電極２により、発光層１０が挟持された構造を有している。 - 特許庁 - Most electromagnetic waves in the LSM_01 mode propagate in the third dielectric layer 13 whose dielectric constant is relatively higher in a region sandwiched between the lines of the first and second through-holes 21, 22.
第１および第２のスルーホール２１，２２の列によって挟まれた領域内において、ＬＳＭ_01モードの電磁波のほとんどが、相対的に誘電率の高い第３の誘電体層１３内を伝搬する。 - 特許庁 - Most electromagnetic waves in the LSM_01 mode propagate in the second dielectric layer 12 whose dielectric constant is relatively higher in a region sandwiched between the lines of the first and second through-holes 21, 22.
第１および第２のスルーホール２１，２２の列によって挟まれた領域内において、ＬＳＭ_01モードの電磁波のほとんどが、相対的に誘電率の高い第２の誘電体層１２内を伝搬する。 - 特許庁 - A cavity is created in the substrate arrangement from a side of the substrate arrangement opposite to the membrane support materials and the membrane material at least until the cavity extends to the layer of first membrane support material.
キャビティが、膜支持材料および膜材料の反対側にある基板構成の側から、少なくとも当該キャビティが第１の膜支持材料層へ延長するまで、基板構成内に形成される。 - 特許庁 - The method also comprises the steps of removing the exposed part of the first metal layer by etching with the gate electrode upper part pattern 38a formed as above as a mask, and forming the gate electrode lower pattern 36a.
そして、これにより形成されたゲート電極上部パターン３８ａをマスクとして、第１の金属層の露出部分をエッチングにより除去しゲート電極下部パターン３６ａを形成する。 - 特許庁 - Then, the surface of the substrate is flattened by dry-etching (resist etching back) the photoresist layer 32, nitride film 6, and element isolating film 16 until a first thermally oxidized film 4 is exposed (Fig.1 (D)).
つづいて、第１の熱酸化膜４が露出するまで、第２のフォトレジスト層３２、窒化膜６、ならびに素子分離膜１６をドライエッチング（レジストエッチバック）して基板表面部を平坦化する（図１の（Ｄ））。 - 特許庁 - With such contact that is not overlapped, flexibility in manufacturing is improved when forming the contact to a silicide layer on a source/a drain region in one of the first and the second transistor.
こうした重ならない当接により、第１のトランジスタ及び第２のトランジスタの一方の中のソース／ドレイン領域の上に、シリサイド層へのコンタクトを形成するとき、製造の柔軟性が向上する。 - 特許庁 - The second film is removed by using the third film and the resist layer as masks until the first film is exposed in the sparse part R1 but the second film remains in the dense part R2.
次に、前記第３の膜及び前記レジスト層をマスクとして、密部Ｒ２内では前記第２の膜が残存するが、疎部Ｒ１内では前記第１の膜が露出するまで、前記第２の膜を除去する。 - 特許庁 - Herein, the connection pad 14 is electrically connected to a second electrode 21, and the organic EL element 22 including an organic EL layer 20 is interposed by these first electrode 11 and second electrode 21.
ここで、接続パッド１４は第２の電極２１に電気接続し、有機ＥＬ層２０を含む有機ＥＬ素子２２は、これ等の第１の電極１１および第２の電極２１により挟持される。 - 特許庁 - The silicon device layer 111 is provided with a capacitance element 201 of the pressure sensor consisting of a cavity 116 and a first metal wire 114 and a second metal wire 115 arranged above and below the cavity 116.
シリコンデバイス層１１１には、空隙１１６とその上下に配置された第１メタル配線１１４および第２メタル配線１１５とによって、圧力センサの容量素子２０１が形成されている。 - 特許庁 - The heat treatment heats up and melts a solder paste (or solder) composing the first and second solder layers 42 and 46, thus enabling a solder layer to be formed that covers the resin section 44.
前記熱処理は、第１の半田層４２および第２の半田層４６を構成する半田ペースト（または半田）を加熱し、溶融させて、樹脂部４４を覆う半田層を形成することができる。 - 特許庁 - In a method for manufacturing a semiconductor device, a first adhesive layer 12 is beforehand formed at the periphery of a mounting position of the semiconductor element 13 on the circuit board 11 on which the semiconductor element is mounted.
半導体装置の製造方法は、半導体素子（１３）を実装する回路基板（１１）上の、前記半導体素子の実装位置の外周にあらかじめ第１の接着層（１２）を形成しておく。 - 特許庁 - Then, by the element substrate 11 and the sealing substrate 17, an organic EL element, laminating a first electrode 12, an organic EL layer 14, and a second electrode 15 on the element substrate 11, is sealed.
そして、この素子基板１１と封止基板１７とにより、素子基板１１上に第１の電極１２、有機ＥＬ層１４および第２の電極１５の積層した有機ＥＬ素子が封止されている。 - 特許庁 - The composite substrate includes a first carbon fiber composite layer which is able to conduct heat rapidly in the direction of carbon fiber, so that the heat generated from the light emitting diode module is dissipated rapidly.
複合基板は、炭素繊維の方向に急速に熱を伝導することが可能な第１の炭素繊維複合材層を含み、それにより発光ダイオード・モジュールから発生する熱は、急速に放熱されうる。 - 特許庁 - After laminating a support 15 through an adhesive layer 14 to a semiconductor substrate 10 where the pad electrode 12 is arranged, a first opening 10A is formed in an area superimposed with the pad electrode 12.
パッド電極１２が配置された半導体基板１０に接着剤層１４を介して支持体１５を貼り合わせた後、パッド電極１２と重畳する領域に第１の開口部１０Ａを形成する。 - 特許庁 - The compression ring assembly also comprises a compression ring for pressing the body at a first adjacent position in the target region and a movable ring with an adhesive layer, disposed on the distal end of the compression ring.
圧縮リングアセンブリは、また標的部位の第１近隣位置において身体に圧力をかける圧縮リングと、その遠位端部上に配置された接着層を有する遊動リングとを含む。 - 特許庁 - The first buried layer 4a is the group of p-type impurity regions formed at a given depth position from the surface of the semiconductor substrate 1 of the extended drain region 2 under a condition that the groups are estranged respectively.
第１の埋め込み層４ａは、延長ドレイン領域２の半導体基板１表面から一定の深さ位置に、それぞれ離反した状態で形成したｐ型不純物領域の群である。 - 特許庁 - A first embodiment (high glossiness) adopts a base plate 12 (e.g. a polyethylene-coated sheet) having a porous intermediate layer 30 containing the pigment (e.g. a silica) and a binder (e.g. a polyvinyl alcohol) thereon.
第１の実施態様（高光沢性）は、顔料（例えばシリカ）及びバインダー（例えばポリビニルアルコール）を含む多孔性の中間層３０をその上に有する基板１２（例えば、ポリエチレン被覆紙）を採用する。 - 特許庁 - The end of a gate electrode 17 on the drain side is placed over a LOCOS oxide film 13 which is formed larger than the gate insulating film 15 in thickness on the surface of the first P-type drain diffusion layer 5d.
ゲート電極１７のドレイン側の端部は、第１Ｐ型ドレイン拡散層５ｄの表面にゲート絶縁膜１５よりも厚い膜厚で形成されたＬＯＣＯＳ酸化膜１３上に乗り上げている。 - 特許庁 - After machining the first insulation layer 17, an etching liquid capable of securing an etching selection ratio of the dummy gate 32 and the sidewall 10 is supplied to the dummy gate 32, thus wet-etching the dummy gate 32.
第１絶縁層１７の加工後、ダミーゲート３２に、ダミーゲート３２とサイドウォール１０とのエッチング選択比を確保可能なエッチング液を供給することにより、ダミーゲート３２をウェットエッチングする。 - 特許庁 - Therefore, in the island regions 8 and 9 constituting the small signal 2, the substrate 4 and the first epitaxial layer 5 are substantially demarcated by the n-type embedded diffusion regions 29 on which a power-supply potential is applied.
そのことで、小信号部２を構成する島領域８、９では、実質、電源電位が印加されたＮ型の埋込拡散領域２９で、基板４と第１のエピタキシャル層５とが区分される。 - 特許庁 - The interlayer insulation film between the electric field impressing fuse Fa and the laser fuse Fb incorporates the layout of a passivation film 24b to prevent laser damage due to pattern formation from the first layer metal wiring.
電界印加フューズＦａとレーザフューズＦｂの間の層間絶縁膜中には第１層メタル配線層を用いてパターン形成されたレーザダメージを防止するための保護膜２４ｂが配置される。 - 特許庁 - Next, metallic powders are filled on the first holding layer and the columnar diamond in the mold, and sintering is performed by pressurizing to manufacture a sintered body, which is used as a tip part of the dresser.
次に、前記型内の第１の保持層及び柱状ダイヤモンドの上に金属粉末を充填した後、加圧しながら焼結を行って焼結体を製作し、これをドレッサ先端部とする。 - 特許庁 - The first and the second unit cell 12a, 12b include an electrolytic layer/electrode construction 24, which is sandwiched between an anode side separator 32 and a cathode side separator 34.
第１および第２単位セル１２ａ、１２ｂは、電解質膜・電極構造体２４を有し、前記電解質膜・電極構造体２４をアノード側セパレータ３２とカソード側セパレータ３４とで挟持して構成される。 - 特許庁 - A first conducting layer 20 is formed on a semiconductor substrate 10 that has an electrode 14 electrically connected to an integrated circuit 12 while the integrated circuit 12 is formed on the semiconductor substrate 10 so that the electrode 14 is covered.
集積回路１２が形成され、集積回路１２に電気的に接続された電極１４を有する半導体基板１０に、電極１４を覆うように第１の導電膜２０を形成する。 - 特許庁 - Moreover, since the three-layer coil spring 52 for connecting bends with the bend 20 by the flexibility, the first propulsion section 11a and the second propulsion section 11b follow the bending of the bend 20.
また、連結用三層コイルバネ５２がその可撓性によって湾曲部２０とともに湾曲するので、第一推進部１１ａと第二推進部１１ｂとが湾曲部２０の湾曲に追従する。 - 特許庁 - The method for manufacturing a phase-change memory element including a step that supplies a bivalent first precursor, containing germanium (Ge) onto a lower film, where the phase-change layer is formed is provided.
相変化層が形成される下部膜上に、ゲルマニウム（Ｇｅ）を含む二価の第１前駆体を供給する段階を含むことを特徴とする相変化メモリ素子の製造方法を提供する。 - 特許庁 - The first catalyst layer 26 having a carrier of a porous material and a catalyst supported on the carrier is formed on the wall surface of the partition and on the wall surface for forming the pores of the partition.
多孔質材料からなる担体と、該担体に担持された触媒とを有する第１の触媒層２６が、隔壁の壁面上および該隔壁の細孔を画成する壁面上に形成されている。 - 特許庁 - To facilitate coating of a dielectric layer on a partially cylindrical concave surface and its maintenance in a plasma processing device having a first electrode with a partially cylindrical recess surface and a second electrode of a cylindrical shape.
部分円筒状の凹面を有する第１電極と円筒状の第２電極を備えたプラズマ処理装置において部分円筒凹面への誘電体層の被装およびメンテナンスを容易化する。 - 特許庁 - First, a cobalt silicide layer (CoXSi layers 27a, 27b and 27c) is formed on a semiconductor base 11 by a salicide method, where active region 15a and 15b or an gate electrode 17 is formed.
先ず、サリサイド法により活性領域１５ａおよび１５ｂやゲート電極１７が形成された半導体下地１１にコバルトシリサイド層（Ｃｏ_XＳｉ層２７ａ、２７ｂおよび２７ｃ）を形成する。 - 特許庁 - The first resistance R1 and the second resistance R2 are formed by patterning the same conductive layer formed on the same substrate as the control means 4, and formed on mutually adjacent spots.
第１の抵抗Ｒ１と第２の抵抗Ｒ２が、制御手段４と同じ基板に形成された同一の導電層をパターンニングして形成され、かつ、互いに隣接した箇所に形成されている。 - 特許庁 - These glass particles 14 are formed in a large number so as to be scattered in island shape along the interface of at least the one face 12a side of the first conductive film 12 and the catalyst conductor layer 13.
このガラス粒子１４は、少なくとも第一導電膜１２の一面１２ａ側と触媒導電体層１３との界面に沿って、島状に多数散在するように形成されている。 - 特許庁 - The first and second wiring layers 30 and 32 at the level below the wiring layer 40 that the pad opening ends at are formed on the outside of the area of the pad opening 60 in a plane view.
パッド開口部が達している配線層４０より下のレベルの第１および第２の配線層３０，３２は、平面的にみてパッド開口部６０の領域外において形成されている。 - 特許庁 - The first cooling treatment is performed, and a lower silicon layer 14 is formed by crystal growing the silicon in the silicon containing low melting point metal fused solution 13 on the area starting from the crystal growing seed 12.
そして第１の冷却処理を行い、シリコン含有低融点金属溶融液１３中のシリコンを結晶成長のシード１２を起点に結晶成長させて下層シリコン層１４を形成する。 - 特許庁 - An earth pattern 20, to which the second linear electrode 5 is connected, is formed at a peripheral edge of the second electrode layer 5b so as to surround the first linear electrode 5a and the second linear electrode 5b.
第２の電極層５の周縁部に、第２の線状電極５ｂが接続される接地パターン２０を第１の線状電極５ａおよび第２の線状電極５ｂを囲むように形成する。 - 特許庁 - A thin-film transistor 300 is formed in a dual gate structure in which a first gate electrode 311 and a second electrode 332 face each other through a channel formation region 321c of a semiconductor layer 321.
第１ゲート電極３１１と第２ゲート電極３３２とが、半導体層３２１のチャネル形成領域３２１ｃを介して対面しているデュアルゲート構造にて、薄膜トランジスタ３００を形成する。 - 特許庁 - A control device controls the case for the air conditioning apparatus to allow the air intake mode to switch from the two-layer intake mode to the outer air intake mode when a temperature of the evaporator decreases below a first threshold value.
制御装置は、エバポレータ温度が第１閾値を下回って低下したときに、吸込みモードを二層吸込みモードから外気吸込みモードに切換えるように空調装置ケースを制御する。 - 特許庁 - The semiconductor device 10A comprises: a semiconductor substrate 11, a first covering layer 21 for covering the side of the semiconductor substrate 11, wiring 14, or the like formed on the lower surface of the semiconductor substrate 11.
半導体装置１０Ａは、半導体基板１１と、半導体基板１１の側面を被覆する第１被覆層２１と、半導体基板１１の下面に形成された配線１４等を具備している。 - 特許庁 - A first circuit is formed by uniformly applying conductive metal or the oxide of metal to the scheduled position of an area close to the edge in the transparent conductive layer of a transparent glass substrate in a metal plating technology.
メタルめっきの技術で導電のメタル又はメタルの酸化物を均一に透明ガラス基板の透明導電層において、エッジに近づくエリアの予定位置に塗布して、第一の回路を形成する。 - 特許庁 - First and second ink absorbing materials 32, 35 are contained in layer in a case member 21 having a capillary force generating part 24 constituting the contour of a waste ink tank 13.
廃インクタンク１３の外郭を構成する毛細管力発生部２４を有するケース部材２１内には、第１インク吸収材３２、第２インク吸収材３５が積層状態で収納されている。 - 特許庁 - The fine structure layer 2d has a plurality of first patterns 2e comprising separate fine elements and at least one second pattern 2f comprising an integrated element larger than each of separate fine elements.
微細構造層２dは、分離した微細要素からなる複数の第一パターン２eと、前記分離した各微細要素よりも大きい一体要素からなる少なくとも一つの第二パターン２fとを有している。 - 特許庁 - Extraction electrodes 46, 47 interconnecting an individual electrode 43 and the plurality of extraction parts 68, 69, respectively are formed on the upper face of the first piezoelectric layer 40 of which failure is not determined.
そして、不良と判別されなかった第１圧電層４０の上面に、個別電極４３、及び、複数の引出部６８、６９のそれぞれを互いに接続させる引出電極４６、４７を形成する。 - 特許庁 - An insulating tape 62 is adhered to the first or second adhesive layer 58 or 60 between the liquid crystal display panel 10 and the backlight module 30, and extends to between the flexible wiring board 42 and the metal frame 44.
絶縁テープ６２は、液晶表示パネル１０とバックライトモジュール３０の間で第１又は第２の粘着層５８，６０に粘着し、フレキシブル配線基板４２とメタルフレーム４４の間に至るまで延びる。 - 特許庁 - First wiring patterns SLD formed in parallel with these bit lines and in the same wiring layer are disposed between the bit lines BL0 to BLn, NBL0 to NBLn in the sub-arrays 8, 8.
各サブアレイ８、８において、各ビット線ＢＬ０〜ＢＬｎ、ＮＢＬ０〜ＮＢＬｎ間には、各々、これらのビット線と平行に且つ同一配線層に形成された第１の配線パターンＳＬＤが配置される。 - 特許庁 - The second resist layers 7. constituting a double resist structure together with the first resist layer, prevent electronic components from short-circuiting with the wiring pattern and reinforce the surfaces corresponding to the gaps D between the keys 1, 1.
また、第２レジスト層により、第１レジスト層と共にダブルレジストの構成とし、電子部品と配線パターンとの短絡を防止し、さらに、鍵１，１の隙間Ｄに対応する面の表面を丈夫にする。 - 特許庁 - The separator 30 is formed by the double-layer forming technology for injection molding with the resin having a little carbon content first, and thereafter, opening a die a little, and injection molding with the resin having a large carbon content.
セパレータ３０は、まず、カーボン含有量の少ない樹脂で射出成形し、その型を少し開いてカーボン含有量の多い樹脂で射出成形する二層成形技術を用いて製造する。 - 特許庁 - An optical disk has at least first and second recording layers placed one over the other in such a manner that information recorded in each layer is optically readable from one side of the disk.
光ディスクは、それぞれの層に記録された情報をディスク片側から光学的に読み出せるように、一方が他方の上方に配置された少なくとも１層目と２層目の記録層を有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
