「In Memory」を含む例文一覧(50000)
＜前へ 1 2 .... 20 21 22 23 24 25 26 27 28 .... 999 1000 次へ＞- In a memory cell array 1, a plurality of memory cells connected to word lines and bit lines are arranged in a matrix.
メモリセルアレイ１には、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁 - In a memory cell array 2, a plurality of memory cells connected to word lines and bit lines are arranged in a matrix.
メモリセルアレイ２には、ワード線、及びビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁 - To provide a USB memory built-in waist belt for keeping a USB memory in the waist belt to decrease the risk of losing.
ＵＳＢメモリを腰帯に保管して紛失の危険を減らすＵＳＢメモリ内蔵型腰帯を提供する。 - 特許庁 - A semiconductor memory includes word lines extending in a first direction, bit lines extending in a second direction and a memory cell array.
メモリは、第１の方向に延伸するワード線と、第２の方向に延伸するビット線と、メモリセルアレイとを備える。 - 特許庁 - The event stored in the rule memory is deletable without affecting other events stored in the rule memory.
ルールメモリに保存されたイベントは、ルールメモリに保存された他のイベントに影響を及ぼすことなく削除できる。 - 特許庁 - To detect a memory cell small in margin by being read out with less area penalty in a ferroelectric memory device.
強誘電体型記憶装置において、少ないエリアペナルティで読み出しマージンの少ないメモリーセルを検出する。 - 特許庁 - To provide a semiconductor memory device in which delay in access time and/or area of memory cell array can be reduced.
アクセス時間の遅延及び／或いはメモリセルアレイ面積を減少させうる半導体メモリデバイスを提供する。 - 特許庁 - An apparatus for performing bus tracing in a memory in a data processing system having a distributed memory comprises a bus tracing macro (BTM) module.
分散型メモリを有するデータ処理システムにおいてメモリ内バストレーシングを行うための装置を開示する。 - 特許庁 - A control unit 20 copies update data in the memory card loaded in a memory card slot 2b to a RAM 20C.
制御部２０は、メモリカードスロット２ｂに装填されたメモリカード内の更新データを、ＲＡＭ２０Ｃにコピーする。 - 特許庁 - The metal wiring (9b) is separated from a memory cell of an adjacent column, and extends in a zigzag shape in the direction of memory cell columns.
この金属配線（９ｂ）は、隣接列のメモリセルとは分離され、メモリセル列方向にジグザグ状に延在する。 - 特許庁 - In the memory array 54, channels of each memory cell are formed in the vertical direction and capacity increase by the small area is attained.
メモリアレイ５４は、各メモリセルのチャネルが縦方向に形成され、小面積での大容量化が図られている。 - 特許庁 - A nonvolatile semiconductor memory device is formed from an array of memory cells 10 arranged in lines 20 and rows 22 in a semiconductor substrate 100.
半導体基板（１００）内に行（２０）と列（２２）として構成されたメモリ・セル（１０）のアレイから形成される。 - 特許庁 - The built-in memory can be initialized in a short time by specifying simultaneously plural words for a memory cell array 5.
メモリセルにアレイ５に対して、複数ワードを同時に指定することにより、内蔵メモリを短時間で初期化できる。 - 特許庁 - A region to record an ink residual amount is prepared in a memory of the body side in addition to a memory with which the tank side is equipped.
タンク側に装備したメモリの他に本体側のメモリにインク残量を記録する領域を設ける。 - 特許庁 - Memory cells including phase-change elements arranged in an intersection part of a bit line and word line are provided in a memory cell array 18.
ビット線とワード線の交差部に備えられる、相変化素子を含むメモリセルをメモリセルアレイ１８内に備える。 - 特許庁 - To write or read a plurality of memory transistors continuing to a word line in parallel in a VG memory cell array.
ＶＧ型メモリセルアレイにおいて、ワード線に連なる複数のメモリトランジスタを並列に書き込みまたは読み出す。 - 特許庁 - The error correction code PI is generated before the data are housed in the memory, and written in the memory together with the previous data.
データをメモリに格納する前に誤り訂正符号ＰＩを生成し、先のデータと合わせメモリに書き込む。 - 特許庁 - To speed up memory access in partial access if data and ECC data are arranged in a same memory.
データとＥＣＣデータが同じメモリに配置されている場合に、パーシャルアクセスにおけるメモリアクセスの高速化を図る。 - 特許庁 - A memory interface 5 writes image data inputted from a tile slave interface 4 in an external memory in tile image units.
メモリインタフェース５は、タイルスレーブインタフェース４から入力した画像データを外部メモリにタイル画像単位で書き込む。 - 特許庁 - The memory cell array in the semiconductor storage system is configured so that 3-bit information can be stored in one memory cell MC.
メモリセルアレイは、１つのメモリセルＭＣ中に３ビットの情報を記憶することが可能に構成されている。 - 特許庁 - In a FIFO memory device 1, a write pointer 4 writes successively first to Mth line data in a memory circuit 2.
ＦＩＦＯメモリデバイス１において、書込ポインタ４は第１〜第Ｍのラインデータをメモリ回路２に順次書込む。 - 特許庁 - In erasing data in the memory 33, the data 33a are read from the memory 33 by a reading circuit 32a.
メモリ３３内のデータを消去する場合は、読み出し回路３２aにより、メモリ３３からデータ３３ａを読み出す。 - 特許庁 - The value of the memory RM6 of the RAM 27 is written in the memory with the minimum value of the memories EM1-EM5 of the EEPROM 19 in a step 190.
ステップ190ではEEPROM１９のメモリＥＭ１〜ＥＭ５の最小値のメモリにRAM２７のメモリＲＭ６の値を書き込む。 - 特許庁 - Page pointers indicating coordinates of idle pages in the texture memory 22 are written in memory areas of the second table one by one.
第２テーブルのメモリ領域に、テクスチャメモリ２２内での空きページの座標を表すページポインタを一つずつ書き込む。 - 特許庁 - Video data stored in the line buffer memory 29 are overwritten on the color data in the image frame memory 33.
画像フレームメモリ３３では、ラインバッファメモリ２９に格納されているビデオデータが、色データの上に上書きされる。 - 特許庁 - A memory card recording and reproducing device 1a is in a configuration that plural memory cards 2 are arranged and erected in a domino form.
メモリカード記録再生装置１ａは、複数枚のメモリカード２がドミノ形式で並んで立っている形態である。 - 特許庁 - To detect accurately a memory cell having defect in a test stage in a nonvolatile semiconductor memory device.
不揮発性半導体記憶装置において、不具合を有するメモリセルをテスト段階で精度良く検出すること。 - 特許庁 - A memory cell array block in the memory apparatus which is divided basing a twist bitline as reference is addressed in a block address.
ツイストビットラインを基準に分けられるメモリ装置内のメモリセルアレイブロックがブロックアドレスによりアドレッシングされる。 - 特許庁 - A second image processing chip reads and expands the image signal stored in the internal memory, in a memory space.
第二画像処理チップは、内部メモリに記憶されている画像信号を読み出してメモリ空間に展開する。 - 特許庁 - A semiconductor memory is provided with a memory cell block 100 comprising a memory cell section 101 having a plurality of memory cells in which each cell comprises ferroelectric capacitor respectively, and a memory cell section 103 for test having a plurality of memory cells for the test.
半導体記憶装置は、それぞれが強誘電体キャパシタを含む、複数のメモリセルを有するメモリセル部１０１と、複数のテスト用メモリセルを有するテスト用メモリセル部１０３とを含むメモリセルブロック１００を具える。 - 特許庁 - Data can be written in the first memory cell or the nonvolatile memory cell by a control circuit, and data from the first memory cell or the nonvolatile memory cell can be transferred to the other side of the first memory cell or the nonvolatile memory cell.
制御回路によって、第１のメモリセルまたは不揮発性メモリセルにデータを書き込むことができ、第１のメモリセルまたは不揮発性メモリセルからのデータを、第１のメモリセルまたは不揮発性メモリセルの他方に転送することができる。 - 特許庁 - Data can be written in the first memory cell or the nonvolatile memory cell by a control circuit, and data can be transferred from the first memory cell or the nonvolatile memory cell to the other side of the first memory cell and the nonvolatile memory cell.
制御回路によって、第１のメモリセルまたは不揮発性メモリセルにデータを書き込むことができ、第１のメモリセルまたは不揮発性メモリセルから、第１のメモリセルまたは不揮発性メモリセルの他方にデータを転送することができる。 - 特許庁 - A built-in memory of small capacity and high band width is used for a graphic memory 7 connected to the graphic memory controller 6 and a general purpose memory having capacity larger than that of the graphic memory 7 and having low band width is used for a system memory 9.
そして、グラフィックメモリコントローラ６に接続されるグラフィックメモリ７は、小容量で、且つ高バンド幅の内蔵メモリを用い、一方、システムメモリ９は、このグラフィックメモリ７よりも大容量で、且つ低バンド幅の汎用のメモリを用いる。 - 特許庁 - To provide a semiconductor memory in which the memory capacity is increased while preventing increase of the cell area in the memory cells in a shadow RAM provided with ferroelectric capacitors in an RAM.
ＲＡＭに強誘電体容量を備えるシャドーＲＡＭのメモリセルのセル面積の増大を防止し、記憶容量の高容量化を図った半導体メモリ装置を提供する。 - 特許庁 - In other preferable embodiment, a memory cell used in the reference cell programming process is an intrinsic cell incorporated in a die comprising a memory cell array, but it is not a cell in the memory cell array.
他の好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、メモリアレイを含むダイ上に搭載されている固有セルであるが、メモリアレイ内のセルではない。 - 特許庁 - A computing circuit 4 computes the difference in an image between data, in the image memory 3, stored before and data, in the image memory 3, stored newly, and difference data is stored in a difference image memory 5.
演算回路４は、以前に蓄積した画像メモリ３のデータと、新たに蓄積した画像メモリ３のデータとの画像間差分を取り、差分データを差分画像メモリ５に蓄積する。 - 特許庁 - A plurality of memory arrays 10, 20 are provided in the same memory chip 1, and a data system circuit, an address system circuit, and a control system circuit are independently provided in each memory array.
同一メモリチップ１に複数のメモリアレイ１０、２０を持たせ、各メモリアレイにデータ系回路、アドレス系回路及び制御系回路を独立に持たせる。 - 特許庁 - Test data and expected value data from a memory tester 100 are given to and recorded in a nonvolatile memory 141 of the microcomputer 110 with a built-in nonvolatile memory.
不揮発性メモリ内蔵マイコン１１０の不揮発性メモリ１４１に、検査データと期待値データとをメモリテスター１００から与えて記録しておく。 - 特許庁 - The memory medium is so disposed that the distances between the tracks adjacent to each other in the radial direction of the memory medium 2 vary with the positions in the radial direction of the memory medium 2.
記憶媒体２の半径方向に隣接するトラック間の距離が、記憶媒体２の半径方向の位置によって違うように配備されている。 - 特許庁 - Further, the memory controller 2 performs error corrections in the memory region when an error is detected in the memory region.
さらに、ホストシステム１はそのメモリ領域についてエラーが発生したことを確認したときには、メモリコントローラ２にそのメモリ領域についてのエラー訂正を実行させる。 - 特許庁 - Memory cells of a NAND-type flash memory are arranged into a matrix in a line and column directions in a memory array region of a semiconductor substrate 1.
半導体基板１のメモリアレイ領域には、ＮＡＮＤ型フラッシュメモリのメモリセルが行方向および列方向に沿ってマトリクス状に配置されている。 - 特許庁 - In a first step S1, a memory check circuit performs memory check for a work area and a processor writes system program data in a first buffer memory.
第１ステップＳ１として、メモリチェック回路により、ワーク領域についてメモリチェックを行うとともに、プロセッサにより、システムプログラムデータを第１バッファメモリに書き込む。 - 特許庁 - Thus, even when any defective memory cell exists in the memory component, the value of the least significant bit of the pixel value is always stored in the defective memory cell.
これにより、メモリ部品内に不良メモリセルが存在していても、不良メモリセルに記憶されるのは、常に、画素値の最下位ビットの値となるようにしている。 - 特許庁 - In a second step S2, the memory check circuit performs memory check for a storage area by using the system program data written in the first buffer memory.
第２ステップＳ２として、メモリチェック回路により、格納領域について、第１バッファメモリに書き込まれたシステムプログラムデータを用いてメモリチェックを行う。 - 特許庁 - To provide a semiconductor memory in which a defective part can be replaced by a redundant cell when a defect is caused in a memory cell when a memory is used actually.
実際のメモリ使用時においてメモリセルに不良が発生した時、その不良部分を冗長セルに置き換えることができる半導体メモリを提供する。 - 特許庁 - To provide a nonvolatile memory device more reduced in area of a memory cell than ever in the three-dimensional cross-point-type nonvolatile memory device.
３次元クロスポイント型の不揮発性記憶装置において、従来に比してメモリセルの面積を縮小することができる不揮発性記憶装置を提供する。 - 特許庁 - Memory cells in a first group of the memory cells are nonvolatile memory cells ME1 and ME2, the data of which can be written electrically in and deleted from.
複数のメモリーセルのうちの第１のグループのメモリーセルは、電気的にデータの書き込み及び消去が可能な不揮発性メモリーセルＭＥ１、ＭＥ２である。 - 特許庁 - To improve reliability by prolonging a life of a memory device to a life in many memory cells rather than that in a relatively small number of memory cells.
メモリ装置の寿命を、比較的少数のメモリセルにおける寿命よりも、大多数のメモリセルにおける寿命まで延ばし信頼性の向上を図る。 - 特許庁 - To provide a semiconductor integrated circuit device in which a memory block having a desired memory space is constituted and in which memory access can be easily realized.
所望のメモリ空間を有するメモリブロックが構成されており、かつ、メモリアクセスが簡易に実現できる半導体集積回路装置を提供する。 - 特許庁 - The image forming device is composed so that printing of the data in the external memory is allowed after loading the data in the set external memory and sensing the extraction of the external memory.
セットされた外部メモリのデータを取り込み、外部メモリが抜かれたことを検知した上で、該外部メモリのデータのプリントを許可するよう構成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
