「In Memory」を含む例文一覧(49990)
＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 999 1000 次へ＞- A flash memory (1) has a memory array (3) provided with a plurality of nonvolatile memory cells (2) in which write-in and erasure can be performed electrically, and a control circuit (5).
フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）を備えるメモリアレイ（３）と、制御回路（５）とを有する。 - 特許庁 - When the compressed image data memory 304 has available storage space thereafters, the image data in the reader memory 302 is compressed and stored in the compressed image data memory 304.
その後、圧縮画像用メモリ３０４に空きができたとき、リーダメモリ３０２の画像データを圧縮して圧縮画像用メモリ３０４にストアする。 - 特許庁 - To prevent data corruption of a flash memory when battery power is lowered while writing data in a non-volatile memory in an electronic device having the non-volatile memory.
不揮発性メモリを有する電子装置において、不揮発性メモリにデータを書き込み中にバッテリが低下した場合に、フラッシュメモリのデータ破壊を防止する。 - 特許庁 - To realize a memory device which can read out information having high speed and high reliability, in some parts of a memory and having high information storage density, in other parts of the memory.
メモリのある部分では高速で信頼性の高い情報読出しが可能であり、メモリの他の部分では情報記憶密度が高いメモリデバイスを実現する。 - 特許庁 - The Mth memory resister of the memory device is address-assigned, and all the interconnected bits are written simultaneously in the Mth memory resistor in a single clock cycle.
前記メモリ装置のM番目のメモリレジスタがアドレス指定され、すべての相互接続されたビットが、単一クロック周期内で同時にM番目のメモリレジスタへ書き込まれる。 - 特許庁 - An externally controllable communication control part is provided in the memory card such that contents of a memory in the memory card can be read by control from the outside.
メモリ・カード内に外部から制御可能な通信制御部を設け、外部からの制御によってメモリ・カード内のメモリの内容を読めるようにする。 - 特許庁 - A semiconductor memory device includes a memory cell array in which memory cells are arranged in a matrix and a reference resistance circuit that generates a reference resistance value.
半導体記憶装置は、メモリセルがマトリックス状に配置されたメモリセルアレイと、参照抵抗値を生成する参照抵抗回路とを備えている。 - 特許庁 - To secure stability of refresh-operation in a semiconductor memory device provided with a memory cell array including a plurality of memory cells arranged in a matrix state.
行列状に配置される複数のメモリセルを含むメモリセルアレイを備える半導体記憶装置において、リフレッシュ動作の安定性を確保する。 - 特許庁 - This memory is a memory cell array in which plural memory cells arranged in plural rows and pleural columns are included and the number of plural rows is made larger than that of plural columns.
複数の行および複数の列に配列される複数のメモリセルを含み、複数の行を複数の列より大きくしたメモリセルアレイが開示される。 - 特許庁 - To provide a memory card system capable of protecting the data inside of a memory card even if a system power source is turned off in the condition that the memory card is installed in a system main body.
システム本体に装着した状態でシステム電源がオフしてもメモリカード内のデータを保護することが可能なメモリカードシステムを提供する。 - 特許庁 - To provide a technique which can increase a reliability for memory information rewriting by suppressing an increase in the surface area of a memory array in a nonvolatile memory.
不揮発性メモリにおいて、メモリアレイの面積の増大を抑えて、記憶情報の書き換えの信頼性を向上させることのできる技術を提供する。 - 特許庁 - Next a big win advance notice flag on-state is stored in the memory area which stores therein the failure memory and is present in front of the big win memory due to replacement (S84).
次いで、入れ替えにより大当たりの記憶の前になったはずれの記憶がある記憶エリアに大当たり予告フラグＯＮを記憶する（Ｓ８４）。 - 特許庁 - An image memory 12 stores image data, which are received from an image source 10, and a filter 14 eliminates noise from the images stored in the memory 12 and stores these images in a memory 16.
画像メモリ１２は画像ソース１０からの画像データを記憶し、フィルタ１４は、メモリ１２の画像からノイズを除去してメモリ１６に格納する。 - 特許庁 - To prevent deterioration in processing performance due to the number of times of memory accesses to a path memory in the case of trace-back processing and to reduce a capacity of the path memory.
トレースバック処理時におけるパスメモリへのメモリアクセス回数により処理性能が低下することを防止し、また、パスメモリの容量を低減する。 - 特許庁 - Thereafter, a replaced logical memory unit is assigned to the film unit, then, the information in the local data memory is written in the replaced logical memory unit (822).
その後に置換論理メモリユニットをそのフィルムユニットに再割り当てして、ローカルデータメモリの情報を置換論理メモリユニットに書き込むことができる（８２２）。 - 特許庁 - To reduce risk of producing large noise at time of reading data in a memory system in which a plurality of memory devices are commonly connected to a memory controller.
複数のメモリデバイスがメモリコントローラに共通接続されるタイプのメモリシステムにおいて、データ読み出し時に大きなノイズが発生するリスクを低減する。 - 特許庁 - In a memory array, a repeated unit 140a corresponding to a single memory cell MC is continuously arranged, with the memory cell MC arranged in matrix.
メモリアレイにおいて、１個のメモリセルＭＣと対応する繰り返し単位１４０ａが連続的に配置されて、メモリセルＭＣが行列状に配置される。 - 特許庁 - The BIST unit writes test data in the memory, and by comparing the test data output from the memory with expected data, determines a failure cell address in the memory.
ＢＩＳＴ部はメモリにテストデータを書き込み、メモリから出力されるテストデータと予想データとを比較してメモリ内部の欠陥セルアドレスを判断する。 - 特許庁 - In a method of controlling computer-readable memory that includes a plurality of memory locations, a usage frequency of a data unit stored in a first memory location is determined.
複数のメモリ場所を含むコンピュータ可読メモリを制御するための方法において、第１メモリ場所に格納されたデータ単位の使用頻度が判断される。 - 特許庁 - To provide a non-volatile semiconductor memory in which tests of peripheral circuits of a memory and wiring can be performed without performing write-in for a memory cell.
メモリセルに対する書き込みを行うことなく、メモリ周辺回路及び配線の検査を行うことができる不揮発性半導体記憶装置を提供する。 - 特許庁 - In this shape memory alloy tube, layers in which a shape memory alloy and aluminum are alloyed are respectively formed on the inside and outside wall surfaces of the shape memory alloy tube.
形状記憶合金のチューブの内外壁表面に、形状記憶合金とＡｌを合金化した層を形成した形状記憶合金チューブとする。 - 特許庁 - A semiconductor memory includes a first memory cell provided in an even-numbered column j, and a second memory cell provided in an odd-numbered column (j+1).
本発明の例に関わる半導体メモリは、偶数カラムｊ内に配置される第１メモリセルと、奇数カラムｊ＋１内に配置される第２メモリセルとを備える。 - 特許庁 - The memory cell with the first address and the memory cell with the second address are not adjacent to each other in at least row and column directions in the memory array 2.
第１のアドレスのメモリセルと第２のアドレスのメモリセルとは、メモリアレイ２内では少なくとも行方向および列方向において隣接しない。 - 特許庁 - The memory cell 202 has a cell voltage source whose one end is connected to a pull-up device in a memory cell and whose another end is connected to a pull-down device in the memory.
メモリセル２０２は、一端がメモリセル内のプルアップ・デバイスに接続され、他端がメモリセル内のプルダウン・デバイスに接続されたセル電圧源を有する。 - 特許庁 - In one embodiment, a receiving unit reads the values of the characteristic parameters for each memory cell in the memory cell collection including a target memory cell.
１つの実施形態において、受信ユニットが、目標メモリ・セルを含むメモリ・セル集合体中の各メモリ・セルについての特性パラメータの値を読み取る。 - 特許庁 - The memory has an unlock mode in which the memory is operable to communicate with the processor unit and has a lock mode in which the memory is not operable to communicate with the processor unit.
該メモリは、該メモリがプロセッサユニットと通信することが可能となるアンロックモードと、該メモリがプロセッサユニットと通信することができなくなるロックモードとを有する。 - 特許庁 - The storage data in a memory is not stored in a memory and is transmitted or received with another node, so the number of storage to the memory can be reduced.
このように保存用データをメモリに保存することなく、他のノードとの間で送受信しておくことにより、メモリへの保存回数を削減することができる。 - 特許庁 - To provide a memory card having memory capacity larger than maximum memory capacity defined in a first standard, which can be used in an apparatus compatible with the first standard.
第１の規格に対応する機器においても、第１の規格で定められた最大メモリ容量よりも大きなメモリ容量を有するメモリカードを利用する。 - 特許庁 - To improve the test efficiency by testing simultaneously a normal memory cell space and a redundant memory cell space and to easily detect a short circuit between the normal memory cell space and the redundant memory cell space in a semiconductor memory.
半導体記憶装置において、ノーマルメモリセル空間と冗長メモリセル空間を同時にテストして、テスト効率の向上、ノーマルメモリセル空間と冗長メモリセル空間とのショート検出を容易に行う。 - 特許庁 - To provide a nonvolatile semiconductor memory device having a laminated structure which reduces variations in memory cell characteristics generated from one memory cell layer to the other by making a lamination order of memory cell layers of the memory cell the same.
各メモリセルレイヤのメモリセルの積層順序を同じにすることで、メモリセルレイヤ間に生ずるメモリセル特性のばらつきを低減した積層構造の不揮発性半導体記憶装置を提供する。 - 特許庁 - Thereby, memory contents of the DRAM memory 9 can be held without performing processing such that memory contents held in the DRAM memory 9 is evacuated temporarily to another memory.
これにより、ＤＲＡＭメモリ９に保持されているメモリ内容を一時的に別のメモリに退避するなどの処理を実施することなく、ＤＲＡＭメモリ９のメモリ内容を保持することができるようになる。 - 特許庁 - The dummy memory cell DMC has a dummy memory cell column arranged so as to share a normal memory cell MC and a memory cell column with respect to a plurality of normal memory cells MC arranged in a matrix.
行列状に配置された複数の正規メモリセルＭＣに対して、ダミーメモリセルＤＭＣは、正規メモリセルＭＣとメモリセル列を共有するように、ダミーメモリセル行を形成するように配置される。 - 特許庁 - To provide a host apparatus, a memory card, a memory capacity change method, a memory capacity change program and a memory capacity charge transfer method that can change the capacity of memory space in dependence on charge.
料金に応じてメモリ領域の容量を変更することができるホスト機器、メモリカード、メモリ容量変更方法、メモリ容量変更プログラム及びメモリ容量料金授受方法を提供する。 - 特許庁 - In this semiconductor storage device having a main memory chip and a sub memory chip for alternation, each the main memory chip has a plurality of spare memory blocks inside the same chip as an alternative destination of a broken memory block.
メインメモリチップとその交替用のサブメモリチップとを持つ半導体記憶装置において、各メインメモリチップは不良化したメモリブロックの代替先として同一チップ内に複数の予備メモリブロックを持つ。 - 特許庁 - On this occasion, by executing memory-to-memory data transfer using a free transmission band of the memory bus 26, external data transfer and the memory-to-memory data transfer are executed in parallel to reduce backup processing time.
その際に、メモリバス２６の空き伝送帯域を用いてメモリ間データ転送を実行することにより、外部データ転送とメモリ間データ転送とを並列に実行し、バックアップ処理時間を短縮する。 - 特許庁 - A non-volatile memory 2 and a memory 3 for download are treated on the same memory map, and data read from the prescribed address of the memory 3 for download are written in the corresponding address on the non-volatile memory 2.
不揮発性メモリ２とダウンロード用メモリ３を同一のメモリマップで扱い、ダウンロード用メモリ３の所定のアドレスから読み込んだデータを不揮発性メモリ２上の対応するアドレスに書き込む。 - 特許庁 - The memory card includes a non-volatile memory having memory capacity larger than the maximum memory capacity defined in the first standard, and a control part for controlling access to the non-volatile memory.
本発明のメモリカードは、第１の規格で定められた最大メモリ容量よりも大きいメモリ容量を有する不揮発性メモリと、不揮発性メモリへのアクセスを制御する制御部と、を備える。 - 特許庁 - Each of the nodes is provided with a memory control part which moves data of a part of a first memory decided to be put in a high load state to a second memory of the other node, and performs interleave by the first memory and the second memory.
複数のノードの各々は、高負荷状態と判定された第１メモリの一部のデータを、他のノードの第２メモリに移動し、第１メモリと第２メモリとでインタリーブを行うメモリ制御部を備える。 - 特許庁 - In the case of deciding that the residual memory quantity is not increased, image data are stored until the memory becomes full, and when the memory becomes full, the cause of memory full is displayed so that the operator can recognize the memory full.
また、メモリ残量が増えないと判断した場合、メモリフルになるまで画像データの蓄積を行い、メモリフルになれば、メモリフルの原因をオペレータが認識できるように表示するものである。 - 特許庁 - The memory controller 25 is of a specification that allows the memory controller 25 to access-control up to one memory slot to which the memory module is attached in addition to an onboard memory which is to be directly mounted on the main circuit board 5 for operation.
メモリコントローラ２５は、メイン回路基板５に直接実装されて動作するオンボードメモリに加えて、メモリモジュールが装着される１つのメモリスロットまでをアクセス制御可能な仕様である。 - 特許庁 - The image data from the first and second photographing sections 11, 12 are once written in a built-in memory 36 and thereafter written in a memory card 40.
各撮影部１１，１２からの画像データは、内蔵メモリ３６にいったん書き込まれてから、メモリカード４０に書き込まれる。 - 特許庁 - It is discriminated whether or not attached information identical with attached information stored in the memory 4 is stored in reference to the attached information stored in the memory 4.
メモリ４に格納された付属情報を参照し、それと同一の付属情報が格納されているか否か判別する。 - 特許庁 - Thereafter, data such as telephone directory or the like stored in a B memory in the telephone is transferred and stored in the memory 14.
その後、携帯電話機内のＢメモリに記憶されている電話帳等のデータが、Ａメモリ１４に転送されて記憶される。 - 特許庁 - In another example of the first and second memory structures, the data and ECC are included in different memory banks and are accessed in parallel.
他の実施例による第１及び第２メモリ構成では、データとＥＣＣは異なるメモリバンクに備えられ、パラレルにアクセスされる。 - 特許庁 - The memory region which is not shown in the memory region list is erased from the device access ticket selected in the step S31 in a step S33.
Ｓ３３で、Ｓ３１で選択したデバイスアクセスチケットから、メモリ領域リストに示されていないメモリ領域が削除される。 - 特許庁 - In a block B control circuit 210, retrieval in the memory array B is started two cycle after the start of retrieval in the memory array A.
ブロックＢ制御回路２１０は、メモリアレイＡでの検索を開始してから、２サイクル後に、メモリアレイＢでの検索を開始させる。 - 特許庁 - An inspection device (20) reads the output data stored in the memory area (13) and stores them in a memory area (21) in the inspection device (20).
検査装置（20）は、記憶領域（13）に記憶された出力データを読み出し、検査装置（20）内の記憶領域（21）に記憶する。 - 特許庁 - In step 120, a first bird's eye view image is stored in an image memory B, and a second bird's eye view image is stored in an image memory B.
ステップ１２０では、第１鳥瞰図画像を画像メモリＢに記憶し第２鳥瞰図画像を画像メモリＢに記憶する。 - 特許庁 - INTEGRATED CIRCUIT HAVING MEMORY CELL STORING DATA BIT AND METHOD FOR WRITING WRITE-IN DATA BIT IN MEMORY CELL IN INTEGRATED CIRCUIT
データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法 - 特許庁 - Acquired image data is stored in an FTP server 21 and an information file is written in the USB memory 25, and position information on the data is written in an USB memory 25.
取得されたデータがＦＴＰサーバ２１に格納され、ＵＳＢメモリ２５にそのデータの位置情報が書き込まれる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
