「In Memory」を含む例文一覧(49990)
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 999 1000 次へ＞- A phase change memory may be replaced with a low-cost NAND flash because the phase change memory may have sufficiently low cost, and the phase change memory may be replaced with a static random access memory and/or a random access memory in buffer memory packaged in combination with a NAND flash memory because the phase change memory has sufficiently high performance.
相変化メモリは十分に低コストであることが可能であるため、低コストのＮＡＮＤフラッシュと置き換えることが可能であり、相変化メモリは十分高い性能を有するため、ＮＡＮＤフラッシュメモリを伴ってパッケージングされるバッファメモリにおいてスタティックランダムアクセスメモリ及び／又はランダムアクセスメモリと置き換えることが又できる。 - 特許庁 - During that interval, a line of image data is read out from a frame memory 21 storing a frame of image memory and stores it in the line memory 22.
この間に、１フレームの画像メモリを格納したフレームメモリ２１から１ラインの画像データを読み出してラインメモリ２２に格納する。 - 特許庁 - To increase the processing speed furthermore in a memory access device which has the processing speed increased by using a high-speed cache memory besides a low-speed memory.
低速メモリの他に高速のキャッシュメモリを使用して処理の高速化を図ったメモリアクセス装置において、さらなる高速化を図る。 - 特許庁 - A reading section 130 reads the sound data of one unit from the external memory, and a memory section 140 stores the read sound data in an internal memory device.
読込部１３０は、外部メモリから一単位の音データを読込み、記憶部１４０は、読込んだ音データを内部記憶装置に記憶する。 - 特許庁 - Thereby, as a multi-level value can be stored in one memory cell, memory capacity can be increased without changing the number of memory cells.
これによって、１つのメモリセルに多値を記憶させることができるので、メモリセルの数を変えなくてもメモリ容量を増やすことができる。 - 特許庁 - A synchronizing memory 8 is a memory for output delay adjustment of the image area separation signal, and picture data of several tens of lines can be stored in this memory.
同期合わせ用メモリ８は、像域分離信号の出力ディレイ調整用のメモリで、数１０ライン分の画像データを記憶できる。 - 特許庁 - A memory error is detected in relation to at least one dynamic random access memory (DRAM) unit 452 on a particular memory module 450.
メモリエラーは、特定のメモリモジュール４５０上の少なくとも１つのダイナミックランダムアクセスメモリ（ＤＲＡＭ）４５２ユニットに関連して検出される。 - 特許庁 - To provide a memory control device which protects important data stored in a memory from unauthorized memory access due to an unadquateness.
メモリに格納された重要なデータなどをプログラムの不具合などによる不正なメモリアクセスから保護するメモリ管理装置を提供する。 - 特許庁 - To further improve a shape memory characteristic in an Fe-Mn-Si based shape memory alloy added with NbC, showing a good shape memory characteristic without performing any training.
トレーニングなしでも良好な形状記憶特性を示すNbC添加Fe-Mn-Si系形状記憶合金の形状記憶特性をさらに高める。 - 特許庁 - The memory includes a plurality of the memory cells arranged in matrix, and a plurality of bit line pairs arranged corresponding to the columns of the memory cells.
行列状に配置される複数のメモリセルとメモリセルの列に対応して配置される複数のビットラインの対とを備えている。 - 特許庁 - To provide a memory apparatus in which rewriting frequency of data for a nonvolatile memory can be increased without using an alternative memory.
代替のメモリ装置を用いずに、不揮発メモリに対するデータの書き替え回数を増加することができるメモリ装置を提供する。 - 特許庁 - To provide a memory protecting circuit for excluding any abnormal access to a memory to protect system information stored in a non-volatile memory.
不揮発性メモリに格納されているシステム情報を保護するため、該メモリに対する非正常なアクセスを排除するメモリ保護回路にある。 - 特許庁 - In some embodiments, the system receives an instruction to translate a memory point to a physical memory address about a certain memory position.
いくつかの実施形態では、システムは、メモリ・ポインタをあるメモリ位置についての物理的なメモリ・アドレスに変換する命令を受領する。 - 特許庁 - To provide a nonvolatile memory capable of scrambling or randomization of data stored in an array of nonvolatile memory cells with mechanisms within an integrated-circuit memory chip.
集積回路メモリチップ内の機構により、不揮発性メモリセルアレイに蓄積されるデータのスクランブリングまたはランダム化を可能にする。 - 特許庁 - To provide a memory leakage restoration method that restores a link memory from a memory leakage state while being in an operating state and to provide a buffer processing unit.
運用状態のままでリンクメモリをメモリリーク状態から復旧するメモリリーク復旧方法、およびバッファ処理装置を提供する。 - 特許庁 - A memory allocation selection part 12 selects the memory region α or β to be allocated to the memory allocation command in its execution.
メモリ割り当て選択部１２は、メモリ割り当て命令に対して、実行時に割り当てるべきメモリ領域αあるいはβを選択する。 - 特許庁 - To provide a method and a device which are used to read data from a memory cell such as a ferroelectric substance memory cell (4) in a memory device (102).
メモリ装置（１０２）における強誘電体メモリセル（４）のようなメモリセルからデータを読み取る方法および装置を提供する。 - 特許庁 - The memory device is composed by a memory card and an adapter device into which the memory card is inserted, and equipped with a wireless communication function in the adapter device.
メモリ装置は、メモリ・カードと、メモリ・カードを挿入するアダプタ装置で構成され、アダプタ装置内に無線通信機能を備えている。 - 特許庁 - A voltage is applied to both ends of the memory cells MC when the memory cells MC included in a memory cell array 1 performs a forming operation.
メモリセルアレイ１に含まれるメモリセルＭＣのフォーミング動作を行う場合において、メモリセルＭＣの両端に電圧が印加される。 - 特許庁 - An entry pertaining to the memory error is written in a non-volatile memory of a fault storage unit 454 on the particular memory module 450.
メモリエラーに関連するエントリが、その特定のメモリモジュール４５０上の故障記憶ユニット４５４の不揮発性メモリに書き込まれる。 - 特許庁 - To provide a semiconductor memory device capable of detecting data of memory cells accurately in refreshing the memory cells, and writing them back exactly.
メモリセルのリフレッシュ時に、メモリセルのデータを正確に検出し、かつ、正確に書き戻すことができる半導体記憶装置を提供する。 - 特許庁 - In a memory system, a memory unit is equipped with a plurality of memory modules for storing a cache line including a data bit and a related information bit.
メモリシステムにおいて、メモリユニットは、データビットおよび関連する情報ビットを含むキャッシュラインを記憶する複数のメモリモジュールを備える。 - 特許庁 - To provide a semiconductor memory including a redundant circuit in which a defective normal memory cell column is repaired by a redundant memory cell column.
欠陥があるノーマルメモリセルのカラムを冗長メモリセルのカラムでリペアする冗長回路を含む半導体メモリ装置を提供する。 - 特許庁 - A one time access memory core 30 is coupled to a memory wrapper using a memory wrapper 28 in which self-timing logic 36 and a multiplexer 32 are incorporated.
自己タイミング論理３６とマルチプレクサ３２を組み込んだメモリラッパー２８を使用し、１回アクセス・メモリ・コア３０をメモリラッパーに結合する。 - 特許庁 - To provide a memory pool management method capable of solving the problem in a conventional variable length memory pool or a fixed length memory pool.
従来の可変長メモリプールや固定長メモリプールにおける問題点を解決したメモリプール管理方式を提供することである。 - 特許庁 - To avoid loss of data stored in a memory with respect to a controller for a system having a data storage memory such as an EEPROM (electrically erasable programmable read-only memory).
ＥＥＰＲＯＭ等のデータ記憶メモリを有するシステムの制御装置に対し、メモリに記憶されたデータの消失を回避する。 - 特許庁 - To provide a memory test device and a memory test method which determines a memory to be faulty, only when an error exists in confidential information data.
機密情報データに誤りがある場合にのみメモリが不良と判定するメモリ検査装置及びメモリ検査方法を提供すること。 - 特許庁 - To obtain a semiconductor device in which a memory replacing signal for replacing a defective bit of a memory can be generated accurately, and a memory replacing method.
メモリの不良ビットを置換するためのメモリ置換用信号を的確に生成できる半導体装置およびメモリ置換方法を得る。 - 特許庁 - To provide a memory module with which a control device controlling a memory module can directly access a memory cell symmetrically in the directions of row and column.
メモリモジュールを制御する主体が、直接、メモリセルを行方向・列方向に対称的に扱えるメモリモジュールを提供すること。 - 特許庁 - If memory access is requested, in the memory access control device, it is determined whether the requested memory access is a write transaction or not (S11, S12).
メモリアクセス制御装置においては、メモリアクセスの要求があった場合、ライトトランザクションであるか否かを判定する（Ｓ１１、Ｓ１２）。 - 特許庁 - The pad-shaped terminal 45 of the memory chip module 40 is connected with the terminal section 33, and the memory chip module 40 is housed in the memory card main body 21.
メモリチップモジュール４０は、そのパッド状端子４５が端子部３３と接続してあり、メモリカード本体２１内に収まっている。 - 特許庁 - A nonvolatile semiconductor memory device includes a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, and a control unit.
不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、制御部とを備える。 - 特許庁 - To quickly secure the memory zone of an in-memory-type database while effectively using a memory capacity used by a hybrid-type database.
ハイブリッド型データベースが使用するメモリの容量を有効に利用しながらも、迅速にインメモリ型データベースのメモリ領域を確保する。 - 特許庁 - A memory conforming to design is generated from a usable memory in the memory resource database (334) by functions of the components.
これらの構成要素の機能により、メモリ・リソース・データベース（３３４）の中にある利用可能なメモリから、デザインに合致したメモリを生成する。 - 特許庁 - About this purpose, the task requiring processing can be stored in a physical memory or a virtual memory managed by a memory manager.
この目的に関して、処理を必要とするタスクを、メモリマネージャによって管理される物理メモリまたは仮想メモリに保管することができる。 - 特許庁 - To provide a memory core suitable for a mixed memory in which the memory capacity can be changed easily and a circuit change of a refresh control system can be performed easily.
メモリ容量が容易に変更でき、かつリフレッシュ制御系の回路変更が容易に可能な混載メモリ向けのメモリコアを提供する。 - 特許庁 - To provide a cache memory system, capable of avoiding wasteful memory access caused in temporary writing of data to a cache memory by a computation device.
演算装置がキャッシュメモリに一時データを書き込むときに生じる無駄なメモリアクセスを回避可能なキャッシュメモリシステムを提供する。 - 特許庁 - When the rewrite of data to a memory with an error exceeds a prescribed number of times, the power source of the memory is turned off/on, and data are written in the memory.
エラーのあったメモリへのデータのリライトが所定の回数を越えたときに該メモリの電源をオフオンし、メモリにデータを書き込む。 - 特許庁 - The first decoder 16 selects any of memory cell blocks, the second decoder 18 selects any of memory cell strings in the memory cell block.
第１デコーダ１６は、メモリセルブロックのいずれかを選択し、第２デコーダ１８は、メモリセルブロック内のメモリセル列のいずれかを選択する。 - 特許庁 - By the memory test circuit described in this embodiment, the memory BIST is made for all the bits in a real array section and a redundancy section of a memory MEMR under test in the direct memory BIST mode, and the memory BIST can be made only for the bits in the real array section of the memory MEMR under test in the redundant memory BIST mode.
これにより、本発明の実施形態によるメモリテスト回路によれば、ダイレクトメモリＢＩＳＴモードにおいて、テスト対象メモリＭＥＭＲの実アレイ部と冗長部との全てのビットを対象としたメモリＢＩＳＴを実行し、リダンダンシメモリＢＩＳＴモードにおいて、テスト対象メモリＭＥＭＲの実アレイ部のビットのビットのみを対象としたメモリＢＩＳＴを実行することができる。 - 特許庁 - On the basis of the measured values of temperatures, a memory module DIMM 3 in which the difference of values of temperatures between those in initialization and those in the operation of the operating system is the minimum and a memory module DIMM 4 in which the value in initialization is the minimum are discriminated in a chB, and the mapping of a memory address space assigned to the memory module DIMM 3 is performed to the memory module DIMM 4.
測定された温度の値に基づいて、ｃｈＢ内において、初期化時とオペレーティングシステムの稼働時との温度の値の差が一番小さいメモリモジュールDIMM3、および初期化時の値が一番小さいメモリモジュールDIMM4を判別し、メモリモジュールDIMM3に割り当てられていたメモリアドレス空間をメモリモジュールDIMM4にマッピングする。 - 特許庁 - The row address code is designed to determine the memory blocks to be simultaneously refreshed out of the memory blocks so that the memory blocks including the sub-standard memory cells which should be refreshed in a shorter cycle than other memory cells can be simultaneously refreshed and the memory blocks which do not include the sub-standard memory cell can be simultaneously refreshed.
ロウアドレスコードはメモリブロックのうち同時にリフレッシュされるメモリブロックを決定し、他のメモリセルよりさらに短い周期でリフレッシュするべきサブスタンダードメモリセルを含むメモリブロックが同時にリフレッシュでき、サブスタンダ−ドメモリセルを含まないメモリブロックが同時にリフレッシュできるように設計される。 - 特許庁 - The memory circuit 20 is provided with a plurality of memory clocks identically structured with each other, a redundant memory block identically structured with the memory block, and a switching circuit which makes defective memory blocks into memory unavailable state and the redundant memory block available, in response to the switching signal.
メモリ回路２０は、互いに同一構成の複数のメモリブロックと、該メモリブロックと同一構成の冗長メモリブロックと、該切換信号に応答して該複数のメモリブロックのうち欠陥のあるメモリブロックを不使用状態にし該冗長メモリブロックを使用状態にする切換回路とを備えている。 - 特許庁 - When a memory address included in a memory access request from a CPU 11 is the first memory address, a cache control part 14 executes access to the memory 15 by turning off cache control, and when the memory address included in the memory access request is the second memory address, turns on cache control to execute access to the cache 113.
キャッシュ制御部１４は、ＣＰＵ１１からのメモリアクセス要求に含まれるメモリアドレスが第１のメモリアドレスである場合、キャッシュ制御をオフしてメモリ１５に対するアクセスを実行し、メモリアクセス要求に含まれるメモリアドレスが第２のメモリアドレスである場合、キャッシュ制御をオンして、キャッシュ１１３に対するアクセスを実行する。 - 特許庁 - The memory device is further configured to store data in the first emulated memory region when the memory device emulates the first emulated memory type, and in the second emulated memory region when the memory device emulates the second emulated memory type.
メモリデバイスはさらに、メモリデバイスがエミュレートされる第１のメモリタイプをエミュレートする時にエミュレートされる第１のメモリ領域内にデータを記憶するように構成されており、また、メモリデバイスがエミュレートされる第２のメモリタイプをエミュレートする時にエミュレートされる第２のメモリ領域内にデータを記憶するように構成されている。 - 特許庁 - A request FIFO for storing a memory access request, a read FIFO for storing data read out of the memory in case of a memory read request, and a write FIFO for storing data to be written in the memory in case of a memory write request are installed in each unit.
メモリアクセス要求を格納するためのリクエストＦＩＦＯ、メモリリード要求の場合にメモリから読み出したデータを格納するためのリードＦＩＦＯおよびメモリライト要求の場合にメモリに書き込むデータを格納するためのライトＦＩＦＯを、それぞれユニットごとに設置する。 - 特許庁 - The digital camera 1 is provided, in the vicinity of the spare memory card housing part 6, with a locking mechanism for preventing the memory card 5 from falling down while the spare memory card 5 is stored in the spare memory card housing part 6.
また、デジタルカメラ１は、予備メモリカード収納部６近傍に、予備のメモリカード５が予備メモリカード収納部６内に収納された状態で、メモリカード５の脱落を防止するロック機構が設けられている。 - 特許庁 - To provide a storage structure of a memory card in an electronic device that uses a memory card as a storage medium, capable of disposing in proximity to the memory card a display part that indicates status about the memory card.
記憶媒体としてメモリーカードを用いる電子機器において、前記メモリーカードに関する状況を示す表示部を前記メモリーカードに近接して配設可能なメモリーカードの収納構造を提供する。 - 特許庁 - Moreover, when the memory is short, the image is plotted on the memory with 1/2 resolution based on the picture information stored in the memory, and the already plotted intermediate data are deleted from the memory in S405-S407.
さらに、メモリが不足する場合は、S405〜S407でメモリに格納された画像情報に基づいて１／２解像度でメモリ上へイメージを描画し、描画済みとなった中間データをメモリより削除する。 - 特許庁 - This semiconductor memory is provided with first and second memory cell blocks in which memory cells are arranged in a matrix state and a common pre-amplifier/write-driver shared by the first and the second memory cell blocks.
発明の半導体メモリ装置は、メモリセルがマトリクス状に配列された第１と第２のメモリセルブロックと、前記第１と第２のメモリセルブロックで共用される共通プリアンプ／ライトドライバと、を備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
