「In Memory」を含む例文一覧(49990)

＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 999 1000 次へ＞
  • To provide a memory content display system and a memory content editing system which are excellent in the readability of memory contents and easily edit the memory contents.
    メモリ内容の解読性に優れ、かつメモリ内容を容易に編集可能なメモリ内容表示方式及びメモリ内容編集方式を提供することを課題とする。 - 特許庁
  • To prevent wrong insertion of a memory card, in a connector for a memory card with an insertion opening for a memory card and an insertion opening for a small memory card arranged side by side therein.
    メモリカード用の挿入口と小型メモリカード用の挿入口とが並んでいるメモリカード用コネクタにおいて、メモリカードの誤挿入を防止ことを課題とする。 - 特許庁
  • The memory part is provided with a write-in line memory to which the devided video signals are serially inputted, and a read-out line memory to which the video signals are transferred parallel, and the video signals are outputted serially from the read-out line memory.
    メモリ部はシリアルに入力される書き込みラインメモリと、それがパラレルに転送される読み出しラインメモリを有し、読み出しラインメモリからはシリアルに出力される。 - 特許庁
  • To provide a high integration memory cell which has a function of reversing spin-torque magnetization and has super-low power consumption in a nonvolatile magnetic memory, and also to provide a random access memory using the memory cell.
    不揮発性磁気メモリにおいて、スピントルク磁化反転機能を持つ超低消費電力な高集積メモリセルおよびそれを用いたランダムアクセスメモリを提供する。 - 特許庁
  • Forming is executed for the first memory cells MC in a selectively specified area of the memory cell array, and thereby the first memory cells MC are changed to second nonvolatile memory cells MCa.
    メモリセルアレイの中から選択的に指定された領域において第１メモリセルＭＣに対するフォーミングが実行され、不揮発性の第２メモリセルＭＣａに変更される。 - 特許庁
  • In the semiconductor device equipped with a ferroelectric memory, the ferroelectric memory comprises a first memory cell 22B and second memory cells 22A on the same chip.
    本発明は、強誘電体メモリを備える半導体装置であって、その強誘電体メモリは、同一チップ上に第１のメモリセル２２Ｂと第２のメモリセル２２Ａとを有する。 - 特許庁
  • In this semiconductor memory device, a program memory cell block 30 for storing program data and a regular memory cell block 21 for storing ordinary data are arranged at the same memory array.
    この半導体装置では、プログラムデータを記憶するためのプログラムメモリセルブロック３０と、通常のデータを記憶するための正規メモリセルブロック２１とを同じメモリアレイに配置する。 - 特許庁
  • In this semiconductor circuit, the memory is accessed from the outside terminal via the route for the memory isolation test after the memory is initialized by the execution of memory BIST.
    この半導体集積回路では、メモリＢＩＳＴの実行によりメモリが初期化された後、メモリアイソレーションテスト用の経路を介して外部端子からメモリにアクセスされる。 - 特許庁
  • The extracted image data in a page unit is stored in an image memory 7.
    取り出された頁単位の画像データは画像メモリ７に記憶される。 - 特許庁
  • When image data is entered, it is stored in an utilization area in a local memory.
    画像データが入力されると、ローカルメモリの使用エリアに記憶される。 - 特許庁
  • The instructions in the program are compressed and stored in a program memory 12.
    プログラム中の命令が、圧縮されてプログラムメモリ１２に記憶される。 - 特許庁
  • General idiomatic phrase data are stored in a built-in memory of a CPU 1A.
    また、ＣＰＵ１Ａの内蔵メモリに、一般熟語データを格納する。 - 特許庁
  • Plural voxels preserved in a memory are included in a volume data set.
    該ボリューム・データ・セットにはメモリに保存された複数のボクセルが含まれる。 - 特許庁
  • In other cases, the flash memory is made to operate in the high-speed operation mode.
    それ以外の場合には、フラッシュメモリを高速動作モードで動作させる。 - 特許庁
  • To reduce storage capacity required in a memory in an image processing means.
    画像処理手段内のメモリでの必要な記憶容量を少なくする。 - 特許庁
  • In the camera 10, a plurality of images are stored in a built-in memory and an external memory and images stored in these memories are displayed on a display section 15.
    カメラ１０に於いて、複数の画像が内蔵メモリ、外部メモリに記憶され、これらに記憶された画像が表示部１５に表示される。 - 特許庁
  • WRITE-IN METHOD FOR NON-VOLATILE SEMICONDUCTOR MEMORY AND WRITE-IN CIRCUIT
    不揮発性半導体メモリ装置の書込み方式および書込み回路 - 特許庁
  • In the matrix generating part 9, memory element lines are arranged in a plurality of stages.
    マトリクス生成部９は、メモリ要素ラインが複数段配列される。 - 特許庁
  • The data stored in the share memory becomes utilizable in other applications.
    共有メモリに保存されたデータは、他のアプリケーションでも利用可能となる。 - 特許庁
  • To search in a short time for a management block stored in memory.
    メモリに記憶される管理ブロックを短時間で検索できるようにする。 - 特許庁
  • The image data in each photographed frame are digitized and memorized in a frame memory.
    各撮影コマの画像データはデジタル化され、フレームメモリに記憶される。 - 特許庁
  • RGB picture data are stored in a buffer memory 12 in a scanning order.
    バッファメモリ１２には、ＲＧＢ画像データが走査順に格納される。 - 特許庁
  • DATA WRITE-IN CIRCUIT AND DATA WRITE-IN METHOD OF SEMICONDUCTOR MEMORY APPARATUS
    半導体記憶装置のデータ書き込み回路およびデータ書き込み方法 - 特許庁
  • Print data are converted into intermediate data, and stored in a memory in S401-S402.
    S401〜S402で、印刷データを中間データに変換しこれをメモリに格納する。 - 特許庁
  • To make a memory card loading section in a main body high in packaging density in a mobile electronic apparatus provided with the memory card in the main body.
    メモリカード装填部を本体に備える携帯電子機器において、本体内のメモリカード装填部における高密度実装を実現する。 - 特許庁
  • bfname The recno access method stores the in-memory copies of its records in a btree.
    bfnamerecno アクセスメソッドは、自身のレコードのコピーをメモリ内部で btree に保存している。 - JM
  • In memory of Shinzan, a race named GIII Shinzan Kinen is held in every January.
    これにちなみ毎年1月の開催ではGIIIシンザン記念が行われる。 - Wikipedia日英京都関連文書対訳コーパス
  • The access server 6 stores the respective information in the authentication packet in a memory.
    アクセスサーバ６は、認証パケット内の各情報をメモリに記憶する。 - 特許庁
  • This control dramatically reduces the number of page mistakes occurring in the frame memory in comparison with a case in which respective modules access the frame memory in parallel.
    この制御により、各モジュールが並列にフレームメモリへアクセスする場合と比較して、劇的にフレームメモリで発生するページミスが減少する。 - 特許庁
  • A digital camera records in an image memory an image taken in a photographing mode.
    デジタルカメラは、撮影モードで撮影した画像を画像メモリに記録する。 - 特許庁
  • In this case, not only display but also data in a memory is changed.
    この時、表示だけでなく、メモリ内のデータについても変更を加える。 - 特許庁
  • The inside group interval is the minimum time interval during selecting one line of the memory banks in the memory group to select another line in the same memory group, and the outside group interval is the minimum time interval during selecting one line of the memory banks in one memory group to select another line in the different memory group.
    内部グループ間隔は、メモリーグループ中のメモリーバンクの１行を選択して同一メモリーグループ中の他の１行を選択する間の最小時間間隔であるとともに、外部グループ間隔は、メモリーグループ中のメモリーバンクの１行を選択して異なるメモリーグループ中の他の１行を選択する間の最小時間間隔である。 - 特許庁
  • In the memory card 1, the information for every memory card can directly be written in the semiconductor memory 3 of a storage part without passing through control mechanism by making the memory card into a state that the information for every memory card are written by inputting a prescribed pattern signal in an input terminal in the case of writing the information for every memory card.
    メモリカード毎の情報を書き込む際に、前記入力端子に所定のパターン信号を入力して前記メモリカード毎の情報を書き込む状態にし、記憶部の半導体メモリ３に前記コントロール機構を経由せずに、直接メモリカード毎の情報を書き込むメモリカード１を提供する。 - 特許庁
  • A printer control portion 50 writes print data SI into a memory unit 60 which is mounted in a main body-side memory holder 10, and transfers the memory unit 60 in such a manner that the memory unit 60 is mounted on a carriage-side memory holder 23, by the scanning of the carriage 20.
    プリンタ制御部５０は、本体側メモリホルダ１０に装着されたメモリユニット６０に印字データＳＩを書き込み、キャリッジ２０の走査によりメモリユニット６０をキャリッジ側メモリホルダ２３に装着させるようにして受け渡す。 - 特許庁
  • An issued command determination part 5 of a memory control part 4 determines a memory command, based on all the memory access requests accumulated in a command queue 3 constituted to accumulate the plurality of memory access requests of three or more, in the memory control device.
    ３以上の複数のメモリアクセス要求を蓄えられるように構成されたコマンドキュー３に蓄えられている全てのメモリアクセス要求に基づいて、メモリ制御部４の発行コマンド判定部５がメモリコマンドを判定する。 - 特許庁
  • An address decoder 120 selects a memory circuit in designated order such as a memory circuit 110a, a memory circuit 110c, a memory circuit 110b, and a memory circuit 110d in response to an address ADD<1:0> to be changed at every designated number.
    所定数ずつ変化されるアドレスＡＤＤ＜１：０＞に応じて、アドレスデコーダ１２０は、記憶回路１１０ａ、記憶回路１１０ｃ、記憶回路１１０ｂ、記憶回路１１０ｄといった所定の順番で記憶回路を選択する。 - 特許庁
  • In other words, a nonvolatile memory is prepared in a memory controller for storing address information of the defective memory cell, without storing the address information of the defective memory cell by using a part of the memory cell array prepared to store the data.
    すなわち、データを記憶させるために設けられたメモリセルアレイの一部を使って不良メモリセルのアドレス情報を記憶させるのではなく、メモリコントローラの中に不良メモリセルのアドレス情報を記憶させる不揮発性のメモリを設ける。 - 特許庁
  • When registering new data in the state of no empty memory in the data memory area 14, new memory dial data are overwritten on the erasure designated registered data and that memory number is erased from the erasure data memory area 15.
    データメモリ領域１４に空きメモリがない状態で新たなデータの登録を行う際には、削除指定されている登録データに新たなメモリダイヤルデータが上書きされ、そのメモリ番号が削除データメモリ領域１５から削除される。 - 特許庁
  • To provide a memory mapping method and a buffer memory circuit for facilitating management of ATM cells in units of cells and enhancing the utilizing efficiency of a memory without forming areas of the memory not in use when the memory temporarily stores the ATM cells or the like.
    ＡＴＭセル等を一時的に格納するに際し、セル単位の管理を容易にすると共にメモリの未使用領域は作らずメモリの使用効率の改善を図るメモリマッピング方法およびバッファメモリ回路を提供すること。 - 特許庁
  • Therefor, the output circuit transfers the data from each primary memory to the secondary memory in consideration of the amount of the data stored in each primary memory and the secondary memory, so that the overflow of each memory can be prevented, and the discard of the data can be prevented.
    そのため、出力回路は、各１次メモリおよび２次メモリに記憶されたデータの量を考慮して、各一次メモリから２次メモリへデータの転送を行うので、各メモリのオーバーフローを防止し、データの破棄を防止することができる。 - 特許庁
  • To provide a cross point type ferroelectric memory in which the distortions of memory cell arrays arranged in each layer are reduced and which has high quality, in the cross point type ferroelectric memory in which a plurality of layers of the memory cell arrays composed of ferroelectric capacitors are laminated.
    強誘電体キャパシタからなるメモリセルアレイが、複数層積層されたクロスポイント型強誘電体メモリにおいて、各層に配置されたメモリセルアレイのひずみが少なく、高品質なクロスポイント型強誘電体メモリを提供する。 - 特許庁
  • When there are parallel accesses to a program memory 402 and a data memory 403, and any data cannot be recovered at this time, only the data of buses 410 and 411 in the program memory are traced and the data in buses 420 and 421 in the data memory are stored in storage devices 407 and 408 at the current stage.
    プログラムメモリ(402)とデータメモリ(403)とに並列アクセスがあり、この時のデータがいずれも復元できない時、現ステージでは、プログラムメモリのバス(410,411)のデータのみをトレースし、データメモリのバス(420,421)のデータは記憶装置(407,408)に格納する。 - 特許庁
  • This semiconductor device is provided with a first memory circuit including a memory cell and a redundant memory cell, a second memory circuit for storing the address of a defective memory cell included in the first memory circuit, a holding circuit including a latch circuit, a replacement circuit for replacing the defective memory cell by a redundant memory cell, and an inspection circuit for writing the information of the second memory circuit in the holding circuit.
    本発明は、メモリセルと冗長メモリセルを含む第１の記憶回路と、第１の記憶回路が含む不良メモリセルのアドレスを記憶する第２の記憶回路と、ラッチ回路を含む保持回路と、不良メモリセルを冗長メモリセルに置き換える置き換え回路と、第２の記憶回路の情報を保持回路に書き込む検査回路とを有する半導体装置を提供する。 - 特許庁
  • The semiconductor storage device 10 comprises a memory section 1 having a plurality of memory cell groups C00 to Cnm, a redundant memory section 2 having a plurality of redundant memory cell groups, and a redundant circuit section 13 for activating the redundant memory cell groups in the redundant memory section 2 based on an address signal 101 for inhibiting access to the memory section 1 and accessing the memory cell group in the memory section 1.
    本発明による半導体記憶装置１０は、複数のメモリセル群Ｃ００〜Ｃｎｍを有するメモリ部１と、複数の冗長メモリセル群を有する冗長メモリ部２と、メモリ部１へのアクセスを禁止し、メモリ部１内のメモリセル群にアクセスするためのアドレス信号１０１に応じて、冗長メモリ部２内の冗長メモリセル群を活性化する冗長回路部１３とを具備する。 - 特許庁
  • A memory cell array 1 has a plurality of memory cells that stores a plurality of bits in one memory cell by a difference in threshold voltage and is constituted by arranging the memory cells in matrix by word lines in row direction and bit lines in line direction.
    メモリセルアレイ１は、閾値電圧の差により１つのメモリセルに複数ビットを記憶することが可能な複数のメモリセルを持ち、前記メモリセルが行方向のワード線と列方向のビット線によりマトリクス状に配置されることで構成される。 - 特許庁
  • A BIST circuit 2002 discriminates carrying out of relieving in a spare memory cell row, rather than in a spare memory cell column, when plural defective memory cells are detected in plural memory cells selected en bloc.
    ＢＩＳＴ回路２００２は、一括して選択された複数のメモリセル中に複数の不良メモリセルが検出された場合、予備のメモリセル列ではなく、予備メモリセル行での救済を行なうことを判定する。 - 特許庁
  • In a memory system wherein plural pieces of memory modules are arranged in parallel, the module data wiring of each memory module are connected in series, and individual module data wiring do not form branch wiring to the data bus on a mother board of the memory system.
    複数個のメモリモジュールを並列させたメモリシステムでは各メモリモジュールのモジュールデータ配線が一連に接続され、個々のモジュールデータ配線は、メモリシステムのマザーボード上のデータバスに対する分岐配線を構成しない。 - 特許庁
  • A DMAC (direct memory access controller) 43 reads out data in a rectangular area in a logical two-dimensional space of a two-dimensional data access memory 10 from the two-dimensional data access memory 10, and writes the data read out in a one-dimensional data access memory 41.
    ＤＭＡＣ４３は、２次元データ・アクセス・メモリ１０の論理２次元空間における矩形領域のデータを２次元データ・アクセス・メモリ１０から読み出し、読み出したデータを１次元データ・アクセス・メモリ４１に書き込む。 - 特許庁
  • To provide a memory in which memories can be reconfigured in manufacturing or afterward responding to a measured characteristic of memory cells and a method of reconfiguring a memory mode in the memory.
    本発明は、製造時、あるいは、記憶セルの測定された特性に応答して、後の時点において、メモリを再構成することが可能になるメモリ装置およびメモリ装置における記憶モードの再構成をする方法を提供する。 - 特許庁
  • To solve the problem that the release omission of a dynamically secured memory, that is, memory leak in a computer system compresses a memory usage amount valid in the computer system, and results in failure, and that it is very difficult to investigate the memory leak.
    コンピュータシステムにおいて動的確保したメモリの開放漏れ、つまりメモリリークはコンピュータシステムで有効なメモリ利用量を圧迫し不具合の元となるものであるが、そのメモリリークの究明は困難をきわめる。 - 特許庁
＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 999 1000 次へ＞

例文データの著作権について