「In memory」を含む例文一覧(50000)
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 999 1000 次へ＞- In another implementation, the memory hub permits a graphics processor to offload memory access interfacing operations to the memory hub.
別の実施態様において、メモリハブは、グラフィックス処理装置がメモリアクセスインターフェーシングオペレーションをメモリハブにオフロードすることを可能にする。 - 特許庁 - In a deinterleaver 4, a memory 6 having memory capacity of one superframe is constituted by using six memory blocks MB1 to MB6.
デインターリーバ４において、６つのメモリブロックＭＢ１〜ＭＢ６で１スーパーフレーム分のメモリ容量を有するメモリ６を構成する。 - 特許庁 - A ferroelectric memory device comprises a memory cell array in which a plurality of memory cells having at least a ferroelectric capacity are arranged.
強誘電体メモリ装置は、少なくとも強誘電体キャパシタを有するメモリセルが複数配列されたメモリセルアレイを含む。 - 特許庁 - The acquired image data are preserved in a memory 23, a memory 35 of a terminal unit 3, storage devices 5 and 6 or a memory card 280.
取得した画像データはメモリ２３や、端末装置３のメモリ３５や、記憶装置５、６、あるいはメモリカード２８０に保存する。 - 特許庁 - To provide a method for writing data in a semiconductor memory device and a semiconductor memory device which suppress a variation in a reading current in a sub-memory region that becomes a reference cell of a memory cell of a semiconductor memory device, and can reduce an erroneous determination when determining the reading current of the memory cell.
半導体記憶装置のメモリセルの参照セルとなる副記憶領域の読出し電流の変動を抑制して、メモリセルの読出し電流の判定時における誤判定を低減することができる半導体記憶装置へのデータの書込み方法及び半導体記憶装置を提供する。 - 特許庁 - The semiconductor storage device is provided with a memory cell array which is sectioned into blocks, redundant memory cells which replaces a defective memory cell in the memory cell array, and a redundant memory cell selecting circuit which replaces a defective memory cell by a redundant memory cell.
半導体記憶装置には、複数のブロックに区画されたメモリセルアレイ、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセル及び前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路が設けられている。 - 特許庁 - Step 190 stores the projected image in an image memory C.
ステップ190では、投影画像を画像メモリＣに記憶する。 - 特許庁 - To execute application program modules in a local memory.
ローカルメモリにおいてアプリケーションプログラムモジュールを実行する。 - 特許庁 - STORAGE DEVICE IN SET ASSOCIATIVE SYSTEM AND CACHE MEMORY DEVICE
セットアソシアティブ方式の記憶装置及びキャッシュメモリ装置 - 特許庁 - Data are so written that data stored in memory cells of one half of memory cells provided in each address of the first address group, and data stored in memory cells of the other half are identical.
前記第１番地群の各番地に設けられたメモリセルの半数に記憶されるデータと残り半数に記憶されるデータが同じとなるようにデータの書き込みを行う。 - 特許庁 - To efficiently write data in a memory.
メモリへのデータ書き込みを効率よく行えるようにする。 - 特許庁 - To dissolve increase in parasitic capacitance load of word lines or reduction in yield due to wiring particles in a 6-transistor SRAM (static random access memory) memory cell having a horizontal memory cell layout.
横型メモリセルレイアウトの６トランジスタ型ＳＲＡＭメモリセルにおいて、ワード線の寄生容量負荷の増大や、配線パーティクルによる歩留低下を解消する。 - 特許庁 - METHOD OF FORMING SELF-ALIGNED FLOATING GATE IN FLASH MEMORY CELL
フラッシュメモリセルの自己整列フローティングゲート形成方法 - 特許庁 - COMBINING DEVICE AND MEMORY REWRITING METHOD IN DEVICE
複合装置、及び該装置におけるメモリ書き換え方法 - 特許庁 - A CPU 54 stores positions of defects in a memory 56.
ＣＰＵ５４は、メモリ５６に欠陥の位置を記憶する。 - 特許庁 - INFORMATION PROCESSING SYSTEM AND METHOD FOR MANAGING DATA IN CACHE MEMORY
キャッシュメモリのデータ管理方法、及び情報処理装置 - 特許庁 - METHOD OF SHAPING PHASE-CHANGE LAYER IN PHASE-CHANGE MEMORY CELL
相変化メモリセルにおける相変化層の成形方法 - 特許庁 - Accordingly, a memory device can be formed in a simple way.
よって、簡便に記憶素子を形成することができる。 - 特許庁 - MEMORY MEDIUM SIDE END POSITIONING DEVICE IN PRINTER
印刷装置における記録媒体の側端位置決め装置 - 特許庁 - To increase operation speed of a sense amplifier in a semiconductor memory.
半導体メモリ回路におけるセンスアンプを高速化する。 - 特許庁 - After image processing, image data are stored in a frame memory 435.
画像処理後の画像データはフレームメモリ435に記憶される。 - 特許庁 - METHOD OF WRITING DATA IN NONVOLATILE SEMICONDUCTOR MEMORY DEVICE
不揮発性半導体メモリ装置のデータ書き込み方法 - 特許庁 - To increase reading speed in a semiconductor memory device.
半導体記憶装置における読み出し速度の向上。 - 特許庁 - Plural operating systems are stored in the memory.
メモリ内には、複数のオペレーティング・システムが格納されている。 - 特許庁 - Pixel data of the valid line are stored in a memory part 4.
有効ラインの画素データはメモリ部４に格納される。 - 特許庁 - METHOD AND DEVICE FOR COUPLING CONDUCTOR IN MAGNETIC MEMORY
磁気メモリ内の導体を結合する方法および装置 - 特許庁 - MANAGEMENT FOR UNWORKABLE BLOCK IN NONVOLATILE MEMORY SYSTEM
不揮発性メモリシステム内での使用不可能なブロック管理 - 特許庁 - To speed up sorting and storing of packet data in a memory.
パケットデータのメモリへの整列格納を高速化する。 - 特許庁 - A backup BIOS is stored in the external memory module.
バックアップＢＩＯＳは外部メモリモジュールに記憶されている。 - 特許庁 - Two stripe patterns are stored in a frame memory 110.
２つのストライプパターンがフレームメモリ１１０に記憶される。 - 特許庁 - To shorten the period until all image data is stored in a frame memory, in a drawing device for storing an image in the frame memory via a cache memory.
キャッシュメモリを経由してフレームメモリに画像を格納する描画装置においてフレームメモリに画像データの全てが格納されるまでの時間を短縮することを目的とする。 - 特許庁 - STACK INCREASED WITH BALANCE IN LINEAR MEMORY ARRAY
線形メモリ配列中で均衡をとって増大するスタック - 特許庁 - SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR READING DATA IN THE DEVICE
半導体メモリ装置及びこの装置のデータリード方法。 - 特許庁 - SEAT SLIDE DEVICE HAVING WALK-IN LOCKING MECHANISM WITH MEMORY
メモリー付きウオークインロック機構を備えたシートスライド装置 - 特許庁 - TWO-IN-ONE CONNECTOR BETWEEN CELLULAR PHONE SIM CARD AND MEMORY CARD
携帯電話ＳＩＭカードとメモリカードとのツーインワンコネクタ - 特許庁 - The BIOS data are stored in the USB memory 5.
ＢＩＯＳデータをＵＳＢメモリ５内に格納しておく。 - 特許庁 - Every time each input position is stored in the memory, an operation vector (vector v'1) connecting the input position stored last in the memory with the base position in the memory is calculated.
入力位置がメモリに記憶される度に、メモリに最後に記憶された入力位置とメモリ内の基点位置とを結ぶ操作ベクトル（ベクトルｖ’１）を算出する。 - 特許庁 - The backsides of two memory chips, each memory-accessed in units of 2 bits, are superposed one over another to form an assembly in a laminated structure to enable memory-access in units of 4 bits.
２ビット単位でメモリアクセスが行われる２つのメモリチップの裏面を重ね合わせて積層構造に組み立てて４ビット単位でのメモリアクセスを行うようにする。 - 特許庁 - NAND FLASH MEMORY DEVICE AND METHOD OF IMPROVING CHARACTERISTIC OF CELL IN THE SAME
ナンドフラッシュメモリ装置とそのセル特性改善方法 - 特許庁 - A first memory cell stores k-bit data in one cell.
第１メモリセルは、１セルにｋビットのデータを記憶する。 - 特許庁 - DEVICE TO ACCESS DATA SET IN LARGE CAPACITY MEMORY
大容量メモリに含まれるデータセットにアクセスする装置 - 特許庁 - A memory array including memory mats 10 to 60 is allocated in a U shape, and a logic circuit 92 and analog circuit 91 are arranged in a space area in which the memory array is not allocated.
メモリマット１０〜６０を含むメモリアレイをコの字型に配置し、メモリアレイが配置されていない空き領域にロジック回路９２およびアナログ回路９１を配置している。 - 特許庁 - To improve address/data communication efficiency in a memory bus.
メモリバスにおけるアドレス／データ通信効率を向上する。 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE PROVIDED WITH BUILT-IN PARALLEL TEST CIRCUIT
ビルト—インパラレルテスト回路を備えた半導体メモリ装置 - 特許庁 - CIRCUIT AND METHOD FOR OUTPUTTING DATA IN SEMICONDUCTOR MEMORY APPARATUS
半導体記憶装置のデータ出力回路及び方法 - 特許庁 - CASCADE WAKE-UP CIRCUIT PREVENTING POWER NOISE IN MEMORY DEVICE
メモリ装置のパワーノイズを防止する直列ウェークアップ回路 - 特許庁 - WRITING AND ERASING METHOD FOR DATA IN SEMICONDUCTOR MEMORY
半導体記憶装置のデータ書込み及び消去方法 - 特許庁 - The photographing finish parameter is also written in a local data memory.
写真仕上げパラメータは、ローカルデータメモリにも書き込まれる。 - 特許庁 - To increase access speed for a memory in a data processing system.
データ処理システムにおけるメモリアクセスを高速化する。 - 特許庁 - UNIFIED ASSOCIATIVE MEMORY OF DATA CHANNEL SCHEDULERS IN AN OPTICAL ROUTER
光ルータにおけるデータチャネルスケジューラの統一連想メモリ - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
