POWER GRID LAYOUT TECHNOLOGY ON INTEGRATED CIRCUIT 集積回路上の電力格子配置技術 - 特許庁
To provide a layout editor which is difficult to make correction errors in elimination working of a layout diagram in a mask layout design for a semiconductor integrated circuit. 半導体集積回路のマスクレイアウト設計でのレイアウト図形の消去作業において、修正ミスの起こり難いレイアウトエディタを提供する。 - 特許庁
LAYOUT ADJUSTMENT METHOD, APPARATUS AND PROGRAM レイアウト調整方法及び装置並びにプログラム - 特許庁
METHOD OF CHANGING LAYOUT OF SEMICONDUCTOR INTEGRATED CIRCUIT 半導体集積回路のレイアウト変更方法 - 特許庁
READING DEVICE AND LAYOUT DESIGN SUPPORT SYSTEM 読み取り装置およびレイアウト設計支援システム - 特許庁
COMPONENT COUPLING DEVICE IN MODEL RAILROAD LAYOUT 鉄道模型レイアウトにおける要素接続装置 - 特許庁
GRAPHIC VERIFICATION DEVICE AND LAYOUT DATA CONVERTER 図形検証装置及びレイアウトデータ変換装置 - 特許庁
To provide a layout creation method and a layout creation program for editing the layout of a manufacturing instruction in accordance with necessary drawings and items. 必要な図面及び項目に応じて、製造指示書のレイアウトを編集できるレイアウト作成方法及びレイアウト作成プログラムを提供する。 - 特許庁
This layout pattern verification device is provided with a pattern data generation part, a layout performance part, and a layout verification part. 上記課題を解決するために、パターンデータ生成部と、レイアウト実行部と、レイアウト検証部とを備えているレイアウトパターン検証装置を構成する。 - 特許庁
In the test layout data generating step, test layout data 70 including layout data for which the first plane data and the second plane data are overlapped are generated. テストレイアウトデータ生成工程は、第1平面データと第2平面データとが重なり合ったレイアウトデータを含むテストレイアウトデータ70を生成する。 - 特許庁
The computer arranges the received content on a page by the designated layout method to determine the layout. コンピュータは、受信したコンテンツを、指定されたレイアウト方法でページに配置し、レイアウトを決定する。 - 特許庁
METHOD FOR CELL LAYOUT IN INTEGRATED CIRCUIT DEVICE 集積回路装置におけるセルの配置方法 - 特許庁
To improve efficiency of layout verification for a layout in which a plurality of cells are arranged. 複数のセルが配置されたレイアウトに関して、レイアウト検証の効率を向上させること。 - 特許庁
To provide a walk-behind tiller whose layout can be switched between front rotary layout and rear rotary layout and to achieve a good weight balance for both layouts. フロントロータリ式とリアロータリ式とでレイアウトを切り替え可能な管理機において、双方のレイアウトにおいて良好な重量バランスを実現する。 - 特許庁
Using of integrated circuit layout-design, the user of which has not known before that such integrated circuit layout-design is granted protection. 集積回路の回路配置に保護が与えられていることを知らずにそれを使用すること。 - 特許庁
CONTROL METHOD OF BRAILLE LAYOUT FORMING APPARATUS, BRAILLE LAYOUT FORMING APPARATUS, TAPE PROCESSING SYSTEM, AND PROGRAM 点字レイアウト作成装置の制御方法、点字レイアウト作成装置、テープ処理システム、およびプログラム - 特許庁
Next, the degree of similarity between the compared party layout result 2 and the comparison reference layout result 4 is calculated. 次いで、比較先レイアウト結果2と比較元レイアウト結果4との類似度を算出する。 - 特許庁
An analysis processor 116 analyzes layout information of a photographic image layout, and generates photographic object information about the layout of the photographic image. 解析処理部116は、写真画像レイアウトのレイアウト情報を解析して、写真画像のレイアウトに関する写真オブジェクト情報を生成する。 - 特許庁
AUTOMATIC LAYOUT AND WIRING METHOD AND ELECTRONIC CIRCUIT DIAGRAM 自動配置配線方法および電子回路図 - 特許庁
DISPERSION EVALUATION APPARATUS, LAYOUT DETERMINATION APPARATUS, DISPERSION EVALUATION METHOD, LAYOUT DETERMINATION METHOD AND PROGRAM THEREFOR 分散評価装置、配置決定装置、分散評価方法、配置決定方法及びそのプログラム - 特許庁
To provide a cell layout method capable of avoiding congestion in layout processing related to layout design of LSI. 本発明の課題は、LSIのレイアウト設計に係る配置処理において混雑度を回避するセル配置方法を提供すことを目的とする。 - 特許庁
To provide a layout editing method capable of converting the layout of the entire plotting area into similar layout with a different aspect ratio of the plotting area. 描画領域全体のレイアウトを、描画領域のアスペクト比の異なる相似なレイアウトに変換できるレイアウト編集方法を提供する。 - 特許庁
To provide a layout device or the like, for reducing the burden of a user when changing layout. レイアウトの変更を行う際のユーザの負担が軽減されるレイアウト装置等を提供する。 - 特許庁
LAYOUT CREATION METHOD, SUMMARY LAYOUT CREATION METHOD, IMAGE SUMMARY LAYOUT DECISION SYSTEM, THE METHOD AND SYSTEM, AND PROGRAM FOR MAKING PROCESSOR EXECUTE IT レイアウト作成方法、サマリレイアウト作成方法、画像サマリレイアウト決定システム、及びこれらの方法及びシステムをプロセッサに実行させるためのプログラム - 特許庁
ACREAGE SURVEY DRAWING AUTOMATIC LAYOUT APPARATUS AND PROGRAM 地積測量図自動レイアウト装置及びプログラム - 特許庁
SEMICONDUCTOR MEMORY DEVICE AND LAYOUT METHOD THEREFOR 半導体記憶装置およびそのレイアウト方法 - 特許庁
In a step 52, a vertex is extracted from layout data indicative of an already-designed wiring layout. ステップ52では、設計済の配線のレイアウトを表すレイアウトデータから頂点を抽出する。 - 特許庁
LAYOUT VERIFICATION PROGRAM AND METHOD レイアウト検証プログラム、およびレイアウト検証方法 - 特許庁
IMAGE PROCESSOR WITH REDUCTION LAYOUT FUNCTION 縮小レイアウト機能を持った画像処理装置 - 特許庁
METHOD, DEVICE AND PROGRAM FOR ADJUSTING LAYOUT レイアウト調整方法及び装置並びにプログラム - 特許庁
In a step S1, layout data 1 having a hierarchical structure are prepared by layout data design. ステップS1においてレイアウトデータ設計を行い、階層構造を有するレイアウトデータ1を作成する。 - 特許庁
The digital camera is provided with a layout input means for inputting a layout when plotting a digital image, and an internal memory where the inputted layout is stored. ディジタル画像の描画時のレイアウトを入力するレイアウト入力手段と、入力されたレイアウトが格納される内部メモリを備える。 - 特許庁
The attribute information 108 includes layout information 110 related to the layout of two or more images. 属性情報108は、2個以上の画像のレイアウトに関係するレイアウト情報110を含む。 - 特許庁
To provide a layout verification method and device which can verify a layout with LVS(Layout Verification System) before finishing an arranged wiring completely. 配置配線を完全に終了する前に、LVSによるレイアウト検証を行うことができるレイアウト検証方法及び装置を提供する。 - 特許庁
After display completion of the rough display (layout image), pictures P1 to P3 are displayed in picture layout areas Z1 to Z3 of the layout image. この概略表示(レイアウト画像)の表示完了後、レイアウト画像における画像配置領域Z1〜Z3に画像P1〜P3が表示される。 - 特許庁
METHOD FOR DESIGNING LSI LAYOUT AND DESIGN TOOL LSIレイアウト設計方法および設計ツール - 特許庁
Layout of the templates to be used in the prepared partial layout area is controlled based on the setting information set to the partial layout area. 作成した部分レイアウトエリアで使用するテンプレートのレイアウトを、その部分レイアウトエリアに設定されている設定情報に基づいて制御する。 - 特許庁
The display control means 130 generates the layout information in response to the instruction and updates the layout information stored in the layout storage means 140. 表示制御手段130は、指示に応じたレイアウト情報を生成し、レイアウト記憶手段140に記憶されたレイアウト情報を更新する。 - 特許庁
PATTERN LAYOUT METHOD, ITS DEVICE AND ITS PROGRAM パターンレイアウト方法、その装置およびそのプログラム - 特許庁
MASK LAYOUT DATA CREATION METHOD, MASK LAYOUT DATA CREATION APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法 - 特許庁
INFORMATION PROCESSOR, DISPLAY LAYOUT PROCESSING METHOD, DISPLAY LAYOUT PROCESSING PROGRAM, AND PROGRAM RECORDING MEDIUM 情報処理装置、表示レイアウト処理方法、表示レイアウト処理プログラムおよびプログラム記録媒体 - 特許庁
A layout verification part 14 performs the layout verification using the circuit connection information after it is corrected. レイアウト検証部14は、修正後の回路接続情報を用いてレイアウト検証を行う。 - 特許庁
A layout group generation part 14 generates a layout group by specified data items and defines property information on each layout group. レイアウトグループ生成部14は、指定された複数のデータ項目によりレイアウトグループを生成し、また、各レイアウトグループの属性情報を定義する。 - 特許庁
(Step S1) A layout pattern 1a of a layout layer of a semiconductor device is divided into division regions 2a, 2b, ... as shown in a layout pattern 1b. 半導体装置のレイアウト層のレイアウトパターン1aをレイアウトパターン1bに示すように分割領域2a,2b,・・・に分割する(ステップS1)。 - 特許庁
Limitation on Layout-Design Exploitation Right
回路配置利用権の効力が及ばない範囲 - 日本法令外国語訳データベースシステム
xiv-2 registration of a layout-design exploitation right (including registration of trust of a layout-design exploitation right)
十四の二 回路配置利用権の登録(回路配置利用権の信託の登録を含む。) - 日本法令外国語訳データベースシステム
1. registration of the establishment of a layout-design exploitation right
(一) 回路配置利用権の設定の登録 - 日本法令外国語訳データベースシステム
(xxx)-2 to register a layout-design exploitation right and other rights related to a layout-design exploitation right
三十の二 回路配置利用権その他回路配置利用権に関する権利を登録すること。 - 日本法令外国語訳データベースシステム
The layout of the packages is similar to that of the /usr/ports tree.
packagesのレイアウトは、 /usr/ports ツリーのものと同様です。 - FreeBSD