「Memory Cache」を含む例文一覧(2237)
＜前へ 1 2 .... 31 32 33 34 35 36 37 38 39 .... 44 45 次へ＞- Data in a cache memory 220 corresponding to backup data having been erased from a flash memory 230 before the erasure is interrupted are read-transferred (backed up again) from the next block of a final block in the flash memory 230 that stores the backup data not erased by the erasure.
そして、イレースが中断されるまでの間にフラッシュメモリ２３０から消去されたバックアップデータに対応するキャッシュメモリ２２０内のデータを、イレースにより消去されなかったバックアップデータが書き込まれているフラッシュメモリ２３０内の最終ブロックの次ブロックからリード転送（再バックアップ）する。 - 特許庁 - A DMA 103 for debug in the processor 100 with built-in cache memory 102 enables memory access in real time without damaging its real time debug property and the equivalence of the debug object system by performing its DMA access without changing the state of the memory 102.
キャッシュメモリ１０２を内蔵したプロセッサ１００におけるデバッグ用ＤＭＡ１０３が、１０２の状態を変化させる事無くそのＤＭＡアクセスを行う事で、そのリアルタイムデバッグ性及びデバッグ対象システムの等価性を損なわずにリアルタイムメモリアクセスを可能とする事ができる。 - 特許庁 - The memory control processor 102 of the host 100 of priority use uses a cache memory 105 for accessing data in the data area until the cancel of priority use and the memory control processor 102 of the other host 100 does not access the data in the data area during that use.
優先使用のホスト１００の記憶制御プロセッサ１０２は、優先使用解除までの間は前記データ領域のデータのアクセスにキャッシュメモリ１０５を使用し、他のホスト１００の記憶制御プロセッサ１０２は、その間は前記データ領域のデータについてはアクセスを行わない。 - 特許庁 - A request for capturing a memory of which size is designated from a task 11 is received, and a memory block having an available area of which size is not less than the size designated from the task and adjusted by using the cache line size of an operating CPU 1 as a unit size by an operation system 12 is assigned to the request for capturing a memory.
タスク１１からサイズを指定したメモリ獲得要求を受け、メモリ獲得要求に対し、タスクから指定されたサイズ以上でかつオペレーティングシステム１２が動作するＣＰＵ１のキャッシュラインサイズを単位サイズとして調整した使用可能領域を持つメモリブロックを割り当てる。 - 特許庁 - In the cache memory 11, a region for storing related data related to a plurality of different contents data stored in the mini-disk 90 is provided at a memory first half part, and a region for storing entity of contents data recorded in the mini-disk 90 is provided at a memory second half part.
キャッシュメモリ１１は、メモリ前半部分にミニディスク９０に記録された複数の異なるコンテンツデータに関連する関連データを格納するための領域が設けられ、メモリ後半部分にはミニディスク９０に記録されたコンテンツデータの実体を格納するための領域が設けられている。 - 特許庁 - That is, before data verification for the write data of the same CCW based on an SB2-CRC is complete, an SNE (Send Engine) is started to transfer the write data from a buffer to the cache memory.
すなわち、同一のCCWの書き込みデータのSB2-CRCに基づくデータ検証が終了する前にSNE（Send Engine）を起動し、バッファからキャッシュメモリへ書き込みデータの転送をおこなう。 - 特許庁 - To provide an operation method capable of restoring safely data, even when an electric power source is suddenly interrupted, in a storage device using a nonvolatile memory as a cache.
不揮発性メモリをキャッシュとして用いる保存装置において、電源が突然遮断された場合にもデータを安全に復旧しうる動作方法を提供する。 - 特許庁 - A retrieval system comprises a controller for controlling retrieval processing, and the recorder mounted with a read-ahead command for storing an assignment data in a cache memory built in the recorder.
検索処理を制御する制御装置と、記録装置内蔵のキャッシュメモリに指定データを格納する先読みコマンドを実装した記録装置から検索システムを構成する。 - 特許庁 - The instruction expansion circuit expands compressed instruction data CID recovered from the compressed instruction data memory and forms program instructions which are supplied to the instruction cache.
命令伸張回路は圧縮命令データメモリから回復された圧縮命令データＣＩＤを伸張して命令キャッシュに供給されるプログラム命令を形成する。 - 特許庁 - To provide an image plotting device, an image plotting method and a program for reducing memory access frequency by reducing the mishit of a texture cache in texture mapping processing.
テクスチャマッピング処理において、テクスチャキャッシュのミスヒットの低減により、メモリアクセス回数を削減し得る、画像描画装置、画像描画方法、及びプログラムを提供する。 - 特許庁 - To provide a system and method that utilizes external memory devices to cache sectors form a rotating storage device (e.g., a hard drive) to improve system performance.
回転式ストレージデバイス（例えば、ハードドライブ）のセクタをキャッシュするために外部メモリデバイスを利用して、システムパフォーマンスを改善するためのシステムおよび方法を提供すること。 - 特許庁 - For the RIP part 120 which is using the image data evicted, the cache memory 140 is temporarily made to overflow in capacity to secure the area, or the like measures are taken.
追い出される画像データを使用中のＲＩＰ部１２０のために、キャッシュメモリ１４０の容量を一時的にオーバーフローして領域確保するなどの対処を行う。 - 特許庁 - To provide a hierarchical cache memory device of a plurality of processors for retrieving at high speed with a small circuit scale while satisfying multilevel inclusion, and a data retrieval method.
マルチレベルインクルージョンを満足しつつ、小さい回路規模で、検索を高速に行える複数のプロセッサの階層キャッシュメモリ装置およびデータ検索方法を提供する。 - 特許庁 - To narrow the affecting range of a fault generated in a cache memory as far as possible by specifying the position of the fault and limiting a section which is affected by the fault.
キャッシュメモリに発生した障害の位置を特定し、その障害が影響する区画を限定するようにし、その障害の波及範囲を極力狭くする。 - 特許庁 - The second control means 220 reads out second or subsequent records on the table from the cache memory means 230 and returns the second or subsequent records to the COBOL program 210 when the READ command is the second or later command.
第2の制御手段220は、2回目以降のREAD命令であれば、キャッシュ記憶手段230からテーブルの2つ目以降のレコードを読み出してCOBOLプログラム210に返却する。 - 特許庁 - The mechanism of an unavailable cache tag is diverted to error management in the local memory area 22, and correct information is always acquired from the duplexed data.
さらにローカルメモリ領域２２では、使われないキャッシュタグの機構をエラー管理に流用し、二重化したデータから、常に正しい情報が得られるように制御する。 - 特許庁 - To provide a storage device using a nonvolatile memory with a data remained even when an electric power source is interrupted as a cache, and a control method therefor.
電源が遮断されてもデータが残っている不揮発性メモリをキャッシュとして使用した不揮発性メモリをキャッシュとして用いる保存装置及びその管理方法を提供する。 - 特許庁 - To allow a user to mount a plug connection type memory module, to improve performance after manufacturing a product and purchasing it, to reduce the processing scale of cache and to reduce its cost.
ユーザがプラグ接続式メモリモジュールを装着して、製品製造後及び購入後の性能向上を図り、キャッシュの処理規模を縮小して、そのコスト低減を可能にする。 - 特許庁 - The data stored in the cache memory 14 is supplied via the DMA bus 16 to a juncture 11 from which the data is transferred further to a personal computer 3 as a host unit.
キャッシュメモリ１４に記憶されたデータは、DMAバス１６を介して接続部１１に供給され、そこからさらに上位装置としてのパーソナルコンピュータ３に転送される。 - 特許庁 - The dynamic memory can be used for holding of start information or a default cache file, and is read and used by a central arithmetic processing unit of the computer when starting the computer.
ダイナミックメモリは起動情報またはデフォルトキャッシュファイルの保存に使用でき、コンピュータ起動時にはコンピュータの中央演算処理装置に読み取られ使用される。 - 特許庁 - DEVICE AND METHOD FOR ALLOCATING PROGRAM TO CACHE MEMORY AND COMPUTER READABLE RECORDING MEDIUM RECORDED WITH PROGRAM MAKING COMPUTER EXECUTE THE METHOD
キャッシュメモリへのプログラム割り付け装置、キャッシュメモリへのプログラム割り付け方法、及び、その方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁 - To provide inexpensive and highly reliable data communication device by using only a cache memory and a Flash ROM incorporated in a CPU without using any external RAM.
外付けＲＡＭを用いることなく、ＣＰＵに内蔵されているキャッシュメモリとＦｌａｓｈ ＲＯＭのみを用いて、低コストで信頼性の高いデータ通信装置を提供する。 - 特許庁 - This processing may further include steps of clearing at least one cache in the memory, and reporting the object instance as the loiter object by a log file.
処理のステップには、さらにメモリ内の少なくとも１つのキャッシュをクリアするステップと、前記オブジェクト・インスタンスをロイター・オブジェクトとしてログ・ファイルで報告するステップを含めてもよい。 - 特許庁 - A CPU module provided with CPU 1 and cache memories 2, 3, 4 and 5 is provided with a register 7 for merging writing data of CPU 1 and reading data from a main memory.
ＣＰＵ（１）と、キャッシュメモリ（２，３，４，５）とを備えてＣＰＵモジュールに於いて、ＣＰＵ（１）のライトデータとメインメモリ（１２）からのリードデータとをマージする為のレジスタ（７）を備える。 - 特許庁 - To provide a cache controller that reduces memory fetch latency and guarantees the order of a fetch and a write instruction to the same address.
メモリフェッチのレイテンシを短縮することができるとともに、同一アドレスに対するフェッチと書き込み命令との順序を保障するキャッシュ制御装置を提供する。 - 特許庁 - To secure data held in a cache memory with high reliability without upsizing a storage device and raising the cost of the storage device.
記憶装置の大型化、及び記憶装置のコスト上昇を招来すること無しに、高い信頼性の下でキャッシュメモリに保持されているデータの保全を行うことができるようにする。 - 特許庁 - A hybrid storage device has two storage areas of a disk and a nonvolatile solid memory, each of which has a disk cache area CA, a system area SA, and a user area UA.
ハイブリッド記憶装置は、ディスク及び不揮発性固体メモリの２つの記憶領域を有し、いずれもディスクキャッシュ領域ＣＡ、システム領域ＳＡ、ユーザ領域ＵＡを有する。 - 特許庁 - A fetch flag indicating whether fetch processing is being executed or not and information for specifying an entry of the miss information storing table 21 are stored in each entry of the cache memory 11.
キャッシュメモリ１の各エントリにはフェッチ処理中であるかどうかを示すフェッチフラグと、ミス情報保持テーブル２１のエントリを特定する情報とを保持している。 - 特許庁 - In the case that the additional information indicates that "the error is not present", the presence/absence of the uncorrectable error is detected, and the additional information indicating the result of the detection and the cache memory is added.
上記付加情報が「エラーが無い」を示す場合に、訂正不能なエラーの有無を検出すると共に、該検出の結果とキャッシュメモリとを示す付加情報を付加する。 - 特許庁 - To always respond to an instruction for reading a home address at a high speed regardless of whether or not object data are stored in a cache memory, and to lower occurrence probability of errors.
対象データがキャッシュメモリ上に格納されているかいないかに係わらず、常に高速にホームアドレスを読む命令に応答でき、かつエラーの発生確率を低くすること。 - 特許庁 - A disk adapter part 135 performs access to a cache memory part 131 and a magnetic disk device (HDD) 103 based on a write instruction/read instruction, and performs data writing/reading.
ディスクアダプタ部１３５は、ライト命令／リード命令に基づきキャッシュメモリ部１３１と磁気ディスク装置（ＨＤＤ）１０３にアクセスしてデータの書き込み／読み出しを行う。 - 特許庁 - To provide an information processing device, a control method therefor and a program, appropriately restricting a memory area capacity secured in a RAM by a cache function.
キャッシュ機能によってＲＡＭに確保される記憶領域の容量を適切に制限する情報処理装置及びその制御方法、並びにプログラムを提供する。 - 特許庁 - By the web search engine system, a tag is imparted to the web page of the broken link preserved in a web cache memory and the same tag as the tag is stored in a tag database.
Web検索エンジンシステムによると、Webキャッシュメモリに保存された、リンク切れのWebページに対して、タグを付与し、且つ、該タグと同一のタグをタグデータベースに格納することができる。 - 特許庁 - To provide a multi-core processor system dynamically adding/deleting an area to be used by a multi-core processor as a main memory, while maintaining the consistency of a cache.
キャッシュの一貫性を保ちつつマルチコアプロセッサがメインメモリとして使用できる領域を動的に追加／削除することができるマルチコアプロセッサシステムを提供する。 - 特許庁 - A plurality of processing units each including a cache memory are mutually connected through a mutual connection means and connected to a main storage 150 shared by the plurality of units.
キャッシュメモリを持つ複数のプロセッシングユニットが、相互接続手段を介して相互に接続され、また、複数のユニットで共有する主記憶150に接続されて構成されている。 - 特許庁 - A grouping means 1 groups program sections into section groups so that the total size of the program sections constituting the section groups may not be over the size of a cache memory.
グループ分け手段１では、セクショングループを構成するプログラムセクションの合計サイズがキャッシュメモリサイズを超えないようにプログラムセクションをセクショングループにグループ分けする。 - 特許庁 - When the kernel of the software pipe lined loop is constructed in the loop cache memory (210), the controller (214) stalls the instruction pipe line, and executes the loop by using the cached instruction.
ソフトウェア・パイプライン化ループのカーネルがループ・キャッシュメモリ（２１０）に構築されると、制御器（２１４）は命令パイプラインをストールし、キャッシュされた命令を使用してループを実行する。 - 特許庁 - The data memory control unit receives a write instruction containing data and has a write cache having successive logs and an index structure showing the storage positions of data in the successive logs.
データ記憶制御装置はデータを含む書き込み命令を受信し、順次ログを持つ書き込みキャッシュと、順次ログ内のデータの記憶位置を示すインデックス構造とを有する。 - 特許庁 - Since the length of each instruction in the line, and hence the span of memory the instructions occupy, is not known, each of addresses 240, 300 of the next following instruction is calculated and stored with the cache line.
ラインの各命令の長さ、従って命令が占めるメモリのスパンが知られていないので、次に続く命令のアドレス２４０，３００が計算され、キャッシュラインで記憶される。 - 特許庁 - In one embodiment, one portion of the non-volatile memory is used as a write buffer and a read cache for writing and reading to the long-term storage media.
一実施形態では、不揮発性メモリの一部が、長期記憶媒体に対する書込みおよび読取りのための書込みバッファおよび読取りキャッシュとして使用される。 - 特許庁 - When an abnormality of a disk device is detected, an abnormality information storage part 21a in a cache memory resident area control part 21 retains an abnormality occurrence disk device and block address.
キャッシュメモリ常駐領域制御部２１の異常情報記憶部２１ａはディスク装置の異常を検出すると、異常発生ディスク装置及びブロックアドレスを保存する。 - 特許庁 - A cache selection section 13 performs retrieval from the internal memory section 11, by using a decision text and performs retrieval from the storage device 12, if there is failure in retrieval to measure a first response time.
キャッシュ選択部１３は、判定テキストを用いて、内部メモリ部１１を検索し、検索できなれば記憶装置１２を検索し、第１の応答時間を測定する。 - 特許庁 - The disk array system has a storage device for storing write data received from a computer, the cache memory, and a control part for controlling data input/output to/from the storage device.
ディスクアレイシステムは、計算機から受信したライトデータを格納する記憶装置と、キャッシュメモリと、記憶装置へのデータの入出力を制御する制御部とを有する。 - 特許庁 - When writing of data is requested from host devices 100 and 101, the host adaptor part 20 stores the data concerned to the own cache memory, and transfers them to the host adaptor part 40.
ホスト装置１００、１０１からデータの書き込み要求があった際には、そのデータをホストアダプタ部２０が、自己が備えるキャッシュメモリに格納し、ホストアダプタ部４０に転送する。 - 特許庁 - To provide a data processor capable of preferentially starting an interrupt process if an interrupt request occurs in the middle of burst transfer into a cache memory.
キャッシュメモリへのバースト転送が行われている最中に割り込み要求が発生した場合に、割り込み処理を優先的に開始することが可能なデータ処理装置を得る。 - 特許庁 - When a signal on the signal line shows cache hit, the data selector 68 selectively outputs output data from data parts 66 and 67 dedicated to the nodes #1 and #2 of a data memory 65.
データセレクタ６８は信号線上の信号がキャッシュヒットを示していれば、データメモリ６５のノード＃１，＃２専用のデータ部６６，６７からの出力データを選択して出力する。 - 特許庁 - Also, data transfer between high speed switching hubs 117-120 and the cache memory parts 131 and 132 and the host adapter parts 133 and 134 or the disk adapter parts 135 and 136 is performed with serial data.
高速スイッチングハブ１１７〜１２０とキャッシュメモリ部１３１，１３２、ホストアダプタ部１３３，１３４あるいはディスクアダプタ部１３５，１３６間のデータ転送は、シリアルデータで行われる。 - 特許庁 - An update management table return control part 47 stores the update management table stored in the system volume 33 into the cache memory 25 when accepting a device start-up direction.
更新管理テーブル復帰制御部４７は、装置立ち上げ指示を受け付けると、システムボリューム３３に保存されている更新管理テーブルをキャッシュメモリ２５に保存する。 - 特許庁 - An access request to the cache memory part 7 which is issued through the shared access path 10 is controlled so that a read access and a write access are alternately issued.
そして、この共有するアクセスパス１０を経由して発行されるキャッシュメモリ部７へのアクセス要求がリードアクセス、ライトアクセス交互に発行されるように制御する。 - 特許庁 - When the data about the error sector specified by the instruction is not stored in the cache memory 11C, the disk device 10 executes the read-out of data from the error sector.
また、ディスク装置１０は、命令により指定されたエラーセクタについてのデータがキャッシュメモリ１１Ｃに保持されていない場合、エラーセクタからのデータ読み出しを実行する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
