「Memory Controller」を含む例文一覧(4967)
＜前へ 1 2 .... 90 91 92 93 94 95 96 97 98 99 100 次へ＞- The display controller is provided with a measurement part 215c measuring a first value of an input image signals, a memory part 215d storing first values and second values different from the first values of a plurality of image signals mutually different in type, and an input unit 215c to which a second value instructed by a user is inputted.
表示制御装置は、入力映像信号における第１の値を測定する測定部２１５ｃと、互いに種類が異なる複数の映像信号における第１の値と該第１の値とは異なる第２の値を記憶したメモリ部２１５ｄと、使用者により指示された第２の値が入力される入力部２１５ｃとを有する。 - 特許庁 - An internal CPU 13 refers to the status information to decide it to be a null packet, and, in need of an output for an HSD, instructs a DMA controller 15 to transfer the heading 4 bytes of the TS packet to an HSD output 102 as well as sending information for showing it is a null packet, thereby releasing a buffer in the memory 16.
内蔵ＣＰＵ１３はステータス情報を参照し、ヌルパケットと判断すると、ＨＳＤに出力を要する場合、ＤＭＡ制御部１５にＴＳパケットの先頭４バイトをＨＳＤ出力１０２へ転送する指示と、ヌルパケットであることをも示す情報を出し、内蔵メモリ１６のバッファを解放する。 - 特許庁 - When an ID code is transmitted by operating a transmission switch button 51 of the portable machine 50, the controller 14 sets a call code corresponding to the ID code received from the portable machine and stores it in the memory, and further it transmits a call setting code signal prepared by adding the call code to the received ID code.
携帯機５０の送信スイッチ釦５１を操作してＩＤコードを送信すると、コントローラ１４は、携帯機から受信したＩＤコードに対応する呼出しコードを設定し、メモリに記憶すると共に、受信したＩＤコードに呼出しコードを付加して作成した呼出し設定コード信号を送信する。 - 特許庁 - A data processing system 1 has a CPU 11, a main memory 12 that provides a data working area for the CPU 11, a DMA controller 13, an input-output circuit 14 that communicates data with a transmission line 2, and a FIFO 15 that temporally stores the data transmitted from the input- output circuit 14.
データ処理装置１は、ＣＰＵ１１と、ＣＰＵ１１のデータ作業領域となるメインメモリ１２と、ＤＭＡコントローラ１３と、伝送路２との間のデータの送受信を行う入出力回路１４と、入出力回路１４から転送されたデータを一時的に格納するＦＩＦＯ１５とを備える。 - 特許庁 - A memory controller 1A comprises a storage part 10 for receiving and storing information indicating necessity for reading predetermined bit lengths of data belonging to a row relating to read access, and a column address generation part 20 for generating column addresses of the data to be read out by referring to the information stored in the storage part 10.
メモリコントローラ（１Ａ）は、リードアクセスに係る行に属する所定ビット長のデータのそれぞれについての読み出し要否を示す情報を受け、当該情報を格納する格納部（１０）と、格納部（１０）に格納された情報を参照し、読み出し要のデータの列アドレスを生成する列アドレス生成部（２０）とを備えている。 - 特許庁 - The system controller 41 temporarily stores a plurality of pieces of imaged data in a buffer memory 53, controls an image signal processing part 55, on the basis of the angular velocity in the pitch direction and the imaging interval, applies image composition processing on the plurality of pieces image data, to perform position adjustment and generates one piece of panoramic image data.
システムコントローラ４１は、撮像された複数の画像データを一時的にバッファメモリ５３に記憶させ、ピッチ方向の角速度及び撮像間隔に基づいて画像信号処理部５５を制御して、複数の画像データに対して画像合成処理を施して位置合わせを行い、１枚のパノラマ画像データを生成させる。 - 特許庁 - In a display control section, the display data actually displayed on an LCD are read from a register of an LCD controller at prescribed time intervals, and the display data and the initial set data and display data stored in a memory are compared and whether the display error occurs in the LCD or not is judged (steps 200 to 210).
表示制御部では、所定の時間間隔でＬＣＤコントローラのレジスタから、実際にＬＣＤに表示している表示データを読込み、この表示データとメモリに格納している初期設定データ及び表示データと比較することにより、ＬＣＤに表示エラーが発生しているか否かを判断する（ステップ２００〜２１０）。 - 特許庁 - A camera signal processing section 24 processes a photographed imaging signal for 5 seconds after the depression of a shutter of an operation input section 34, and an encoder/decoder 31 applies moving picture experts group MPEG compression to a digital image signal from the signal processing section 24 and a DRAM 29 writes the compressed image data under the control of a memory controller 25.
操作入力部３４のシャッターが押されてから５秒間、撮影された撮像信号がカメラ信号処理部２４にて処理され、信号処理部２４からのディジタル画像信号がエンコーダ／デコーダ３１によりＭＰＥＧで圧縮され、圧縮画像データがメモリコントローラ２５の制御によりＤＲＡＭ２９に書込まれる。 - 特許庁 - Also, the transport packet processing circuit 21 selects only data of service, etc., except an image and sound in a specified transport stream, outputs them to the memory controller 23, selects image and sound data and any of data of service, etc., except an image and sound in the specified transport stream and sends them to an external interface 25.
また、トランスポートパケット処理回路２１は、特定のトランスポートストリームの中から画像・音声以外のサービス等のデータのみを選択してメモリコントローラ２３に出力し、特定のトランスポートストリームの中から画像・音声データと画像・音声以外のサービス等のデータの何れかを選択して外部インターフェース２５へ送る。 - 特許庁 - The controller IC 21 performs digital conversion on a voltage inputted from the power line 31 using the ADC 21b, measures the reference voltage value of the image reading sensor 5, and then identifies the machine type of the image reading sensor 5 based on the measured reference voltage value and the machine type identification data being stored in the memory 22.
コントローラＩＣ２１は、電源ライン３１から入力される電圧をＡＤＣ２１ｂによりデジタル変換して、画像読取センサ５の基準電圧値を測定し、そして、この測定した基準電圧値と、メモリ２２に記憶している機種識別データとに基いて、画像読取センサ５の機種を識別する。 - 特許庁 - Then a transmitter side memory controller 12 reads the stored video data in response to a timing when the synchronizing signal is detected and outputs the data from a transmitter side buffer 15, the synchronous detection circuit 13 inserts a synchronous code between the video data, and the data transmitter transmits the video data with the synchronous code inserted thereto to a data receiver 2.
そして、送信側メモリコントローラ１２により同期信号を検出したタイミングに応じて、記憶した映像データを読出して送信側バッファ１５から出力させると共に、同期検出回路１３により映像データ間に同期コードを挿入し、同期コード入り映像データをデータ受信装置２に送信する。 - 特許庁 - Also, the information processor is provided with a DRAM controller 7 for performing access to a DRAM 8 by designating the low address signal RA and the column address signal CA, and for, when access to the memory address whose low address signal RA is the same is continuously performed more than once, not designating the low address signal RA in the second and following access.
また、ローアドレス信号ＲＡ、及びカラムアドレス信号ＣＡを指定してＤＲＡＭ８へのアクセスを行うと共に、ローアドレス信号ＲＡが同一であるメモリアドレスへのアクセスが複数回連続する場合、二回目以降のアクセスにおいてローアドレス信号ＲＡの指定を行わないＤＲＡＭコントローラ７を備えた。 - 特許庁 - The frequency update control part 36 in the high frequency controller 32 reads frequency data 351 corresponding to the change of the excitation current set value 221 from frequency pattern data 403 memorized in a frequency data memory 35 when the frequency update command signal 231 is input, and sets them in a high frequency oscillator 34 as a frequency set value 321.
高周波制御装置32内の周波数更新制御部36は、周波数更新指令信号231を入力すると、周波数データメモリ35に記憶された周波数パターンデータ403から励磁電流設定値221の変化に対応する周波数データ351を読み込み、高周波発振器34に周波数設定値321として設定する。 - 特許庁 - The controller 50 decides whether the high-density images, consuming large amount of toner are consecutively formed based on image information stored in an image memory 53 or exposure time by a laser exposure device 13 or the like, and interrupts image forming for each predetermined page and performs idling for a predetermined time, when deciding that the high-density images are formed consecutively.
制御装置５０は、画像メモリ５３に格納された画像情報またはレーザ露光装置１３の露光時間等からトナー消費が多い高密度画像の連続画像形成を判断し、高密度画像が連続すると判断した際には所定頁数毎に画像形成を中断して空運転を所定時間実行する。 - 特許庁 - The semiconductor device is composed so that the semiconductor chips 12(1), 12(2) are mounted on the package substrate 11, the memory controller 13 and the power-supply chip 14 are mounted on the semiconductor chip 12(2), and the semiconductor capacitor is used for stabilizing a voltage supplied to the semiconductor chips 12(1), 12(2).
そして、半導体装置は、パッケージ基板１１上に半導体チップ１２（１），１２（２）が積載され更に、メモリコントローラ１３と、電源チップ１４とが半導体チップ１２（２）上に積載されると共に、半導体キャパシタは、半導体チップ１２（１），１２（２）に供給される電圧を安定化させるために用いられる。 - 特許庁 - When detecting that an integrated value of a timer count is not less than a predetermined time, a controller 8 operates the compressor 1 by an operating frequency higher than the zero penetration frequency corresponding to the lowest evaporation temperature, which is stored in a memory unit at a timer count, by a predetermined value, and thereby the oil recovery operation is executed.
コントローラー８は、タイマーカウント積算値が所定時間以上であることを検知した場合、タイマーカウント時に記憶装置に記憶させた最低の蒸発温度に対応するゼロペネトレーション周波数よりも所定値だけ高い運転周波数によって圧縮機１を運転させ、油回収運転を実施する。 - 特許庁 - If power is supplied for a vehicle while the cellular phone 2 is not connected to a connector 1a or while a cellular phone with a telephone number different from that registered in the memory is connected to the connector, then a controller 3 transmits a command to inhibit engine operation and a command to drive load to the vehicle.
制御装置３は、コネクタ１ａに対し、携帯電話機２が接続されていない状態並びにメモリに登録された電話番号と異なる電話番号の携帯電話機が接続された状態で車両用の電源が投入されたときに、車両側へエンジン動作禁止指令及び負荷駆動指令を送信する。 - 特許庁 - To provide a disk array system, a disk array device and a configuration restoration method for storing RAID information, resource information such as a controller state or an HDD state and various setting information or the like, while having control information in an internal cache memory, and for using the control information for the control of the disk array device.
内部のキャッシュメモリに制御情報を有し、制御情報にはＲＡＩＤ情報、コントローラ状態やＨＤＤ状態などのリソース情報、各種設定情報などを保持し、ディスクアレイ装置の制御に使用するディスクアレイシステム、ディスクアレイ装置および構成情報復帰方法を提供する。 - 特許庁 - Furthermore, the VTR operation controller 1 reads the time code registered on the memory card 7 by an input operation from the input key 5, supplies the information signal to the operation target VTR and performs control to record or reproduce the information signal based on the time code supplied to the operation target VTR.
また、ＶＴＲ操作制御装置１は、入力キー５からの入力操作によりメモリカード７に登録されたタイムコードを読み取り、操作対象ＶＴＲに情報信号を供給し、操作対象ＶＴＲに供給されるタイムコードに基づいて情報信号の記録または再生の動作をさせるように制御する。 - 特許庁 - An on-board navigation apparatus reads road map information in from a storage medium by a memory controller 6, detects the present position of its vehicle and outputs current location information with a vehicle position detection part 7, and acquires congestion information of roads contained in the road map information by a congestion information processing part 8.
車載用ナビゲーション装置は、メモリ制御部６で、記憶媒体から道路地図情報を読み込み、車両位置検出部７で、当該車両の現在位置を検知し現在位置情報を出力し、渋滞情報処理部８で、前記道路地図情報に含まれる道路の渋滞情報を入手する。 - 特許庁 - The controller executes the processing of converting one piece of numerical data to numerical data of another kind when a prescribe condition is satisfied, wherein the one piece of numerical data can be converted to credit data usable in a game stored in a memory and has varying conversion rate for conversion to the credit data.
上記コントローラは、所定の条件が満たされたことを条件として、メモリに記憶されている遊技に使用することが可能なクレジットデータに変換可能であり、且つ、クレジットデータに変換するための変換レートが変動する１の数値データを他の種類の数値データに変換する処理を実行する。 - 特許庁 - When the error rate of a reproduced signal inputted from a BCH decoder 112 is larger than the prescribed value and error correction of the reproduced signal can be performed in the BCH decoder 112, a controller 114 reads out reproduced data corresponding to the reproduced signal from a memory 127 and gives it to a BCH encoder 116.
コントローラ１１４は、ＢＣＨデコーダ１１２から入力された再生信号のエラーレートが所定値よりも大きく、かつ、その再生信号がＢＣＨデコーダ１１２において誤り訂正できたとき、その再生信号に対応する再生データをメモリ１２７から読出してＢＣＨエンコーダ１１６へ与える。 - 特許庁 - When the prescribed print designation file designated to an image picked up and recorded on a flash memory 108a is recorded on the recording medium, a system controller 113 performs control to reproduce the print- designated image on a liquid crystal display 112 corresponding to the prescribed print designation file.
撮像されてフラッシュメモリ１０８ａに記録された画像に対して指定される所定のプリント指定ファイルを記録媒体に記録されている場合に、システムコントローラ１１３が該所定のプリント指定ファイルに応じてプリント指定されている画像を液晶ディスプレイ１１２上に再生制御する構成を特徴とする。 - 特許庁 - In a data storage device 1 constructed of a memory card and the like, a controller control circuit 4 stops transfer processing and notifies an information processor PC in a host of the end of read data transfer immediately when an emergency stop signal requiring emergency stop is inputted from the information processor PC during data read/write transfer processing.
メモリカードなどからなるデータ記憶装置１であって、データのリード／ライト転送処理中に、ホストの情報処理装置ＰＣから緊急停止を要求する緊急停止信号が入力されると、コントローラ制御回路４は直ちに転送処理を中止し、リードデータ転送終了を情報処理装置ＰＣに対して通知する。 - 特許庁 - A development controller 412 in a DECU 41 sets the forwarding address individually to each word of developed recording data stored in a line buffer 281 so that a line of data is stored while being arranged in the longitudinal direction in the bit map area of a local memory 29, i.e. a DMA forwarding destination.
ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータが縦方向に配置されて格納されるように、ＤＥＣＵ４１内部の展開処理コントローラ４１２にて、ラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。 - 特許庁 - When a photographing mode is set in a digital camera 10 and a release button 113a is pushed half, a system controller 109 generates a request signal for requesting the transmission of GPS information stored in a memory 204 of a handy GPS 20 so that the request signal is transmitted form a short range radio communication IF 105 to the handy GPS 20.
デジタルカメラ１０が撮影モードに設定され、レリーズボタン１１３ａが半押されると、システム制御部１０９は、ハンディＧＰＳ２０のメモリ２０３に記憶されているＧＰＳ情報の送信を要求する要求信号を生成して、その要求信号を近距離無線通信ＩＦ１０５からハンディＧＰＳ２０に送信させる。 - 特許庁 - In this case, when a series of the plurality of still images are photographed and a series of the plurality of still image data are recorded into the memory card 6, a system controller 7 creates a play list including information for specifying the series of the plurality of still image group, and performs processing (reproduction processing etc.) utilizing the created play list.
ここで、一連の複数の静止画像を撮影してメモリカード６に一連の複数の静止画像データを記録する場合に、システムコントローラ７は、一連の複数の静止画像データ群を特定する情報を含むプレイリストを生成して、生成したプレイリストを利用した処理（再生処理など）を行う。 - 特許庁 - Then, the order of reading is changed so as to input image data to a processing part 54 in order different from the last time after temporarily storing the image data in a memory 142 and the controller 50 controls so as to respectively perform the distortion aberration correction, magnified color aberration correction, electronically magnified processing and extracting processing in the (x) direction.
次に画像データをメモリ142 に一時記憶した後に、前回と異なる順序で処理部54に画像データが入力されるように読出順序を変更し、歪曲収差補正、倍率色収差補正、電子変倍処理、及び抽出処理が各々ｘ方向について行われるように制御する。 - 特許庁 - A D-A converting element 30 has a D-A converter 84, a memory 82 having an ID code by itself, an I/O interface 83 for communicating data with a controller through a signal line, and a CPU 81 for generating an analog voltage by the converter 84 based on data from the interface 83.
Ｄ／Ａ変換素子３０は、Ｄ／Ａ変換器８４と、自らのＩＤコードを保有したメモリ８２と、信号線を介してコントローラとデータの授受を行うＩ／Ｏインターフェース８３と、このＩ／Ｏインターフェース８３からのデータに基づき、Ｄ／Ａ変換器８４によりアナログ電圧を生成するＣＰＵ８１とを備える。 - 特許庁 - Data read from these information are stored in a memory 52 provided in a controller 51 in an image forming device main body; and when prescribed operation is performed, the production date of the developing unit 22 is detected to calculates the preservation period, and the toner replenishing part operation time is changed on the basis of the preservation period.
これらの情報のうちから読み取ったデータを画像形成装置本体内の制御装置５１が有するメモリ５２に記憶し、所定動作が行われたときに現像ユニット２２の製造年月日を検知することにより保管期間を割り出し、保管期間に基づいて、トナー補給部動作時間を変更する。 - 特許庁 - To provide an optical output controller and the control method thereof that can facilitate determination processing and control processing for an indication value and increase efficiency of table data stored in a memory regardless of materials and structures of a thin film heater and an optical waveguide and even when a plurality of single VOAs are integrated to high density.
薄膜ヒータや光導波路の材質や構造に関係なく、かつ複数の単一VOAを高密で集積した場合にも、指示値の決定処理や制御処理が簡便であり、さらにメモリに格納するテーブルデータの効率化も高めることが可能な光出力制御装置およびその制御方法を提供する。 - 特許庁 - In the case that any frame picture in moving picture data recorded on a memory card 200 is selected as a print object, a system controller 101 stores only identification data denoting the frame picture into an EEPROM 109 in place of generating separately independent picture data as a still picture on the moving picture.
システムコントローラ１０１は、メモリカード２００に記録された動画像データ中のいずれかのフレーム画像が印刷対象として選択された際、その動画像データをもとに静止画像として独立した画像データを別途作成することに代えて、そのフレーム画像を示す識別データのみをＥＥＰＲＯＭ１０９に保持しておく。 - 特許庁 - The drive system of the display is provided with a plurality of synchronous read/write memories which are made to be a buffer for access to the frame, an image signal generator which processes a digital image, a clock controller which is used as a memory and performs clock control, and a plurality of data drivers which receive the image data and display the same on the display.
このディスプレイの駆動システムはフレームにアクセスするバッファとされる複数の同期読み書きメモリと、ディジタル画像を処理する画像信号ジェネレータと、メモリとして使用されると共にクロックコントロールを行なうクロックコントローラと、画像データを受け取りディスプレイに表示させる複数のデータドライバと、を具えている。 - 特許庁 - The battery controller 7 reads out at every fixed time a timing table progressed by a common clock counter or by a clock counter acquired by dividing the common clock counter in order to synchronize the multiplexer 2, the output side sampling switch 4, the A/D converter 6 and an own memory storage operation, and executes the read-out described content.
電池コントローラ７は、マルチプレクサ２、出力側サンプリングスイッチ４、Ａ／Ｄコンバータ６及び自己のメモリ格納動作を同期させるために、共通のクロックカウンタ乃至共通のクロックカウンタを分周したクロックカウンタにより進行するタイミングテーブルを一定時間ごとに読み出して、読み出した記載内容を実行する。 - 特許庁 - This multi-purpose optical storage medium drive apparatus 11 is provided with a video/voice input/output selector 1, a video/voice encoder/decoder 2, a microprocessor 3, an optical storage apparatus 4, a memory card reading apparatus 6, a display controller 7, a state display apparatus 8, an power amplifier 9, and a loudspeaker 10.
本発明の多目的光学的記憶媒体駆動装置１１は、ビデオ／音声入力／出力セレクタ１と；ビデオ／音声符号／復号器２と；マイクロプロセッサ３と；光学的記憶装置４と；メモリカード読取装置６と；ディスプレイコントローラ７と；状態表示装置８と；電力増幅器９とスピーカー１０とを備える。 - 特許庁 - The printer controller comprises a data selecting section for dividing print page data being transferred from a page memory to a line buffer and selecting one kind of divided data being outtputted to the line buffer, and a select signal generating circuit section outputting a signal for selecting data being transferred to the line buffer.
ページメモリからラインバッファへ転送される印刷ページデータを分割すると共に、分割されたそれぞれのデータから１種類選択しラインバッファへの出力を行うデータ選択部と、ラインバッファに転送するデータを選択するための信号を出力するセレクト信号発生回路部を設けることにより達成できる。 - 特許庁 - When call pickup operation information is received, the call pickup controller 202 extracts the end point unit in which the call pickup is possible based on management information of the pickup information memory unit 201, edits an IP address list, puts on a participating reject (ARJ) message of H.323, and transmits the message to the pickup operation end point unit.
コールピックアップ操作情報を受信すると、コールピックアップ制御部２０２は、ピックアップ情報メモリ装置２０１の管理情報に基づいてコールピックアップ可能なエンドポイント装置を抽出してＩＰアドレスリストを編集してＨ．３２３の参加拒否（ＡＲＪ）メッセージに載せてピックアップ操作エンドポイント装置へ送信する。 - 特許庁 - The IP-PBX 1 is provided with a call control information master table for accommodating call control information of a control object terminal in a memory in a multimedia gateway controller 2, and protocol handlers 4-1 to 4-4 are provided on system bus 101 or an extended system 102 by the number corresponding to the scale of channels.
ＩＰ−ＰＢＸ１において、マルチメディア・ゲートウェイ・コントローラ２内のメモリ４に制御対象端末の呼制御情報を収容する呼制御情報マスタテーブルを備え、システムバス１０１ないし拡張されたシステム１０２上にプロトコルハンドラ４−１〜４−４を回線規模に応じた数だけ設ける。 - 特許庁 - A controller 10 acquires light emission start time control information from a light emission start setting memory 12a, controls a drive circuit 6 so as to increase a bias current S1 and a modulation current S2 from respective initial values, up to respective target values, on the basis of the acquired light emission start time control information, and then performs APC control.
コントローラ１０は、発光開始時制御情報を発光開始設定用メモリ１２ａから取得し、この取得した発光開始時制御情報に基づいてバイアス電流Ｓ１及び変調電流Ｓ２を初期値から各目標値に至るまで上昇させるよう駆動回路６を制御し、その後、ＡＰＣ制御を行う。 - 特許庁 - Whenever a key for scene extraction is input in a remote controller 10 during DVD reproduction, each piece of subpicture data of a plurality of languages for display at present and each piece of audio data of the plurality of languages, corresponding to the subpicture data, are stored in a memory 9, and screen display and sound output are performed by using the stored data.
ＤＶＤ再生中にリモコン１０においてシーン抽出用キーが入力されるたびに、現在表示対象の複数言語の各サブピクチャデータと該サブピクチャデータに対応した複数言語の各オーディオデータとがメモリ９に記憶され、記憶されたデータを用いて画面表示や音声出力を行う。 - 特許庁 - Physical information of the module having the same height is stored, and a digital module group, a memory module group, an analog module group, and a display driver controller module group are arranged in a rectangular module arrangement area such that two given sides are in parallel with an X-axis, set in the bulk layer, one-dimensionally in an X-axis direction in this order.
高さを同じくするモジュールの物理情報を記憶し、バルク層に設定された、所与の２辺がＸ軸と並行になるような長方形のモジュール配置領域に、デジタルモジュール群、メモリモジュール群、アナログモジュール群、表示ドライバコントローラモジュール群がこの順番でＸ軸方向に１次元的に並ぶように配置する。 - 特許庁 - When the camera portion 25 outputs subject image data captured every predetermined time through a camera I/F26 based on the order of the continuous imaging, the controller 20 once stores the date in a buffer memory of a RAM20b, and updates a subject image every predetermined time to display a mirror image on a sub-display portion 18.
カメラ部２５は、連続撮影命令に基づいて、所定時間毎に撮影した被写体画像データをカメラＩ／Ｆ２６を経由して出力すると、制御部２０はＲＡＭ２０ｂのバッファーメモリに一旦格納し、サブ表示部１８に被写体画像を所定時間毎に更新してミラー画像を表示する。 - 特許庁 - The plurality of semiconductor memory chips are electrically connected to internal connecting terminals of the wiring substrate through wirings independently of each other, respectively, and the semiconductor controller chip is electrically connected to the other internal connecting terminals of the wiring substrate through the interposer chip, which allows to control independently of each other.
前記複数の半導体メモリチップは、それぞれ前記配線基板の内部接続用端子と配線を介して互いに独立に電気的に接続されてなり、前記インタポーザチップを介して前記配線基板の他の内部接続用端子と電気的に接続されてなる前記半導体コントローラチップによって、互いに独立に制御される。 - 特許庁 - A system controller 15 comprises, in addition to a communication I/F 41, an image switcher 42, and a graphic board 46, a capturing board 44 for capturing image data to an external recording medium via the switcher 42, and a memory 45 for recording various type information in such a manner that they are controlled by a CPU 43.
システムコントローラ１５は、上記通信Ｉ／Ｆ４１、映像スイッチャ４２、グラフィックボード４６の他に、映像スイッチャ４２を介して外部記録媒体に画像データを取り込むためのキャプチャーボード４４、各種情報を記録するためのメモリ４５を備え、これら各回路がＣＰＵ４３により制御されている。 - 特許庁 - When detecting vehicle stop from a vehicle speed pulse inputted from a distance sensor 13b during traveling on a guided route, the control part 16 generates a crossing enlarged view of the next guide crossing by a second display controller by referring to a guided route memory 15, and displays the next crossing enlarged view on the display part 22.
制御部１６は、誘導経路を走行中、距離センサ１３ｂから入力される車速パルスから車両の停止を検出したときに、誘導経路メモリ１５を参照して次の案内交差点の交差点拡大図を第２ディスプレイコントローラで生成して、表示部２２に次の交差点拡大図を表示する。 - 特許庁 - The first error-correcting code(ECC) of an ECC circuit 107 of a controller 102 and the second ECC of on-chip ECC circuits 120-123 of flash memory chips 111-114 are made to be a BCH code (especially RS code) using the same Galois field and further, the generated polynomial of both the ECC has a continuous root.
コントローラ（１０２）のＥＣＣ回路（１０７）における第１エラー訂正符号とフラッシュメモリチップ（１１１〜１１４）のオンチップＥＣＣ回路（１２０〜１２３）における第２エラー訂正符号とを、同じガロア体を用いたＢＣＨ符号（特にＲＳ符号）とし、さらに両エラー訂正符号の生成多項式は連続した根を持つものとする。 - 特許庁 - A method for operating a device for controlling and/or monitoring a manufacturing and/or packaging facility on a bus 33 is described in detail and the controller 30 is provided with an interface 34 to be connected with the bus 33, a main memory 36 for storage of a control program 31 and a means for performing the control program 31.
バス３３上で、製造および／または包装設備を制御および／または監視する装置を操作する方法が明細に記載され、コントローラ３０が、バス３３に接続されるインターフェース３４と、制御プログラム３１の格納のための主メモリ３６と、制御プログラム３１を実行する手段とを備える。 - 特許庁 - The debugging tool (52) reads sensor data from a data memory (38) in the controller (14) and allocates the sensor data to at least one high-level control instruction (46), thereby linking at least one high-level control instruction (46) to an actual system state, at execution of the machine code program (38).
デバッグ用ツール（５２）はコントローラ（１４）内のデータ・メモリ（３８）からセンサ・データを読み込むとともに、少なくとも１つの高レベル制御命令（４６）にセンサ・データを割り当てて、それにより、少なくとも１つの高レベル制御命令（４６）を機械コード・プログラム（３８）の実行時の実際のシステム状態にリンクさせる。 - 特許庁 - The semiconductor memory device comprises a variable voltage source 1, the capacitor 2 connected to the voltage source 1, an overcurrent suppressing circuit 5, having a parallel connecting circuit of a first resistor 3 and a second resistor 4 having a larger resistance value than that of the first resistor 3, and a controller 8 connected to the suppressing circuit 5.
可変電圧源１と、可変電圧源１に接続されたキャパシタ２と、キャパシタ２に接続された、第１の抵抗３及び第１の抵抗３よりも抵抗値が大きい第２の抵抗４の並列接続回路部からなる過電流抑制回路５と、過電流抑制回路５に接続された制御部８からなる。 - 特許庁 - The memory card 100 comprises an access frequency count means 121 counting, in generation of access from the host device 200 to a user data area 113, the access frequency of every specified block unit in the user data area 113, an access frequency storage area 114 storing the access frequency, and a controller 116.
メモリカード１００は、ホスト機器２００からユーザデータ領域１１３へアクセスが発生した場合、当該ユーザデータ領域１１３における特定のブロック単位毎のアクセス回数をカウントするアクセス回数カウント手段１２１と、アクセス回数を格納するアクセス回数格納領域１１４と、コントローラ１１６とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
